

6] NORMAL FORMEN


ALLG.

- Irrelevante Vars werden eliminiert
- Durch Umformungen möglich \rightarrow Bsp. not always minimal
- Minimierungsverfahren \rightarrow Karnaugh \downarrow Veitch - Diagramm
- Für k o. weniger Vars sinnvoll

KNF
Konjunktiv
Der Blöcke
Var invertiert
Bsp. d. Konj
verknüpfte
AND

DNF
Disjunktiv
1er Blöcke
Var direkt auslesen
Konj. d. disj.
verknüpfte sind

if a then c
else d



$$a \wedge b \equiv \text{ITE}(a, b, 0)$$

$$\neg a \equiv \text{ITE}(a, 0, 1)$$


$$a \vee b \equiv \text{ITE}(a, 1, b)$$

\rightarrow Umwandlung von Disj./Konj. NF in ITE \rightarrow Basiert auf Shannon Zerlegung

Reduction

- Umwandlung eines Decision Trees in min. DAG
- Anwenden von 2 Regeln
Delete Null - Zusammen fassen
Merge And - von identischen Teilgraph
- Lösen
unnötiger Zweig


Ergebnis: BDD



Beads

- Beads (hintere Wörter der Länge 2^n)
- Form ww
(w ein Wort der Länge 2^{n-1})
 \neq Squares
- Variablen reihenfolge
- Für n var. n! Permutationen
 \rightarrow Min. Form schwer zu finden
- Größe
- gibt Boolesche Fkt, sodass umkehrung von d. Variablenreihenfolge die BDD ergibt.
Größe haben
- meisten relevanten klein
- Mult.: schwer zu vereinfachen
- Eigenschaften
- \forall Beads \in Multiplikative & nur diese
- Dargest. einer bed. Booleschen Fkt ist gegebenes Variablenreihenfolge ISOMORPH
- 2 isomorphe BDD's beschreiben äquivalente Boolesche Ausdr.
- Typ. Fkt kann man mittels BDD's realisieren
- Ops. können direkt auf kompakten Darstellung durchgeführt werden


6] NEG.




BDD
Fals

Greedy:
X so schnell
als möglich
durch 0 o.
1 ersetzen


Geduldig:
X so spät
als möglich
durch 0 o. 1
ersetzen



UND



ODER




7 | Gatter

= Elementare Bausteine

- Impl. durch elekt. Bausteine
- Realisierung d. Booleschen Algebra:

- Grundoperationen:




Mehrere Eingänge möglich

Diskret von kombi. Wirkungs (Kontinuum) → Abbild. von 0/1 auf verkettete physikalischen Größe

Schaltplan


Nomensgleiche Signale sind impl. verbunden
↳ gilt auch für Versorgungsanschlüsse

(V_{CC}/V_{DD}: + Versorgungsspannung, GND: Masse / 0V werden d. Überstrichlichkeit vorgegeben)




Fixe log. Zustand können auch durch Spannungspol definiert werden

- logisch 0 ↔ Masse, Grund, GND, 0V



- Logisch 1 ↔ Versorgungsspannung, V_{CC}, V_{DD}



→ Eingänge bleiben NIE offen (immer def. Signal)



Basic Info

= Abbildung von Boolesch. Algebra auf physikalische Systeme

- Hier: elektrische Systeme

⇒ egal welches System, weil:

- weitere unmanueller, überbrückt auf Booleschen Werk abbilden

→ Variable → Signal
→ Operate → Gatter

(Vermessung d. phys. Signal außer d. Booleschen Wert durch Gatter)

Abb. analoger Werke auf Boole. u. Zustände

NRA - elekt. Signale

- 0/1 in physikalischen System beliebig Zuordnungsgar

↑ Spannungsspiegelintervall

↓ Spannungsspiegelintervall

• Deutliche Abstände zw. gült. Bereichen, um Störung auszugleichen

VERBOTENE ZONE

0/1 können beliebig zu H/L zugeord. werden
+/- Logik

Kombinatorik

Gatter, Standardbausteine

Warum NAND & NOR?

- Weniger Transistoren
→ weniger Chipfläche
→ weniger Kosten

Gatter # Eingänge Transistoren

NAND/NOR	2	4
XOR	2	5
AND	2	6
OR	2	6

Funktional vollständig: = Menge von Booleschen Transistoren, wenn damit alle anderen Booleschen Operationen

ausgedrückt werden können

Substitution: Umform von Gatterst. mit NAND/NOR häufig

gelingen Konstruktionsaufwand zu erreichen

Codierer vs Decodierer

Eingangsbezüge *Ausgabeänge*

— Dienen d. Umwandlung von Codes
= Encoder
→ versch. Infor.

$n \geq m$
n zu m Encoder
Umwandlung in dichteren/dichten Code

$m \geq n$
m zu n Decoder
Umwandlung in redundanter/redundanten Code


Opt.: zusätzl. Ausg. zum Anzeigen d. Gültigkeit d. Codes des Decoders

Addierer

— Halb Addierer C, S

kein vorgehender Übertrag bezieht

$S = e_1 \oplus e_2$
 $C = e_1 \& e_2$




Sum
Carry


— Full Adder

Vorgehender Übertrag bezieht


$S_i = (e_{i-1} \& e_{i-2}) \vee (e_{i-1} \& e_i) \vee (e_{i-2} \& e_i)$
 $C_i = (e_{i-1} \& e_i) \vee (e_{i-2} \& (e_{i-1} \vee e_i))$



vereinfachen




— Parallel addierer



Encoder

Ein „1“ aus 2^m Code wird zu einer n-Bit Binärzahl (Binär-Encoder)
— Bitfolge am Eingang → Binärzahl am Ausgang

m zu n Encoder
Umwandlung in dichteren/dichten Code




Decoder

Ausgangscodierung benötigt weniger Bits als Eingangscodierung



n zu m Decoder
Umwandlung in redundanter/redundanten Code

Opt.: zusätzl. Ausg. zum Anzeigen d. Gültigkeit d. Codes des Decoders




kaskadierung

Aufgebaut aus 5 Stk. (2 zu 4)-Decodern
— Enable-Eingang aktiviert die verschiedenen Decoder



Aufgebaut aus 5 Stk. (2 zu 4)-Decodern
— Enable-Eingang aktiviert die verschiedenen Decoder




Subtraktion
— Einerkomplement (ungebräuchlich)
— Zweierkomplement
— Summand invertieren (= bitweise Negation) und Carry setzen (= 1 addieren)
— Overflow-Erkennung (darstellbarer Zahlenbereich verlassen)

Subtraktion wird auf Addition zurückgeführt

Demultiplexer

- Für Digitalsignale äquivalent zu Decoder mit Enable-Eingang




(1 zu 4)-Demultiplexer

Multiplexer


- Durchschalten eines gewählten Eingangs auf den Ausgang
- Steuersignal bestimmt welcher Eingang durchgeschaltet wird

S ₁	S ₀	a
0	0	e ₀
0	1	e ₁
1	0	e ₂
1	1	e ₃




7] Schaltwerke

- Ausgangsfunktion hängt vom Zustand ab
→ Moore-Schaltwerk



- Ausgangsfunktion hängt vom Zustand und Eingang ab
→ Mealy-Schaltwerk



■ Systeme mit Zustand (Schaltwerke) können mithilfe von Automaten beschrieben werden

■ Endliche Automaten:

- Bestehen aus
 - endlicher Zustandsmenge Q ,
 - einem Startzustand $s \in Q$,
 - einem endlichen Eingabealphabet Σ ,
 - einer Endzustandsmenge $F \subseteq Q$ und
 - einer Übergangsfunktion δ
- Endlicher Automat: endliche Zustandsmenge
- **Moore-Automat:** zusätzlich Ausgabealphabet Ω und Ausgabefunktion $\lambda: Q \rightarrow \Omega$, die beschreibt, welches Ausgabesymbol bei gegebenem aktuellen Zustand ausgegeben wird
- **Mealy-Automat:** zusätzlich Ausgabealphabet Ω und Ausgabefunktion $\lambda: Q \times \Sigma \rightarrow \Omega$, die beschreibt, welches Ausgabesymbol bei gegebenem aktuellen Zustand und Eingabesymbol ausgegeben wird

- Graphische Darstellung als Zustandsgraph

Eigenschaften

Moore- & Mealy Automaten

- **Deterministischer Automat:** Nachfolgezustand ist für jeden Zustand und jedes Eingabesymbol eindeutig definiert. Übergangsfunktion: $\delta: Q \times \Sigma \rightarrow Q$
- **Nichtdeterministischer Automat:** es gibt ein Zustand-Eingabesymbol-Paar für das der Nachfolgezustand nicht eindeutig ist. Übergangsrelation: $\delta \subseteq Q \times \{\Sigma \cup \{\epsilon\}\} \times Q$ (ϵ ist das Leerwort - es kann also auch ohne Eingaben zu Zustandswechsel kommen)
- **Vollständiger Automat:** für jeden Zustand sind Übergänge für alle Eingabesymbole vorhanden (zu jedem $(z, x) \in Q \times \Sigma$ existiert ein z' mit $\delta(z, x) = z'$)
- Wenn nicht anders angegeben, nehmen wir an: Automaten sind vollständig und deterministisch

■ Moore Schaltwerk

- Ausgänge hängen nur vom Zustand ab
- Eingänge beeinflussen Ausgänge nicht direkt
- Für Ausgangsänderung ist ein Zustandswechsel notwendig
- Mealy Schaltwerk
 - für jeden Zustand sind - gesteuert von den Eingängen - verschiedene Ausgänge möglich
 - sofortige Reaktion der Ausgänge auf die Eingänge
 - typischerweise weniger Zustände

7]


basic info

- Bisher: Kombinatorische Logik: Ausgänge nur vom momentanen Zustand der Eingänge bestimmt
 - Keine Speicherung von Information, kein interner Zustand
 - Schaltnetz, „combinational logic“

- Nun: Sequenzielle Logik: Ausgänge vom momentanen Zustand der Eingänge **und** vom bisherigen Verlauf der Eingänge (Historie) bestimmt
 - aktueller Zustand wird in Speicherelementen gehalten
 - Schaltwerk, „sequential logic“

Zeitverhalten

- Z.B.: NOT-Gatter
 - Ladungsträger benötigen Zeit zum Fließen
 - Durchlaufzeit** t_{pd} („propagation delay“: Zeitspanne zwischen dem Anlegen eines stabilen und gültigen Signals am Eingang bis zum Vorliegen eines stabilen und gültigen Signals am Ausgang.“)
 - Flankensteilheit** t_r
 - Anstiegs-/Abfallzeit (rise/fall time)



Hazards


- Temporäre Falschaussage einer Booleschen Funktion $f(a, b, c)$ am Ausgang y

$$f(a, b, c) = (\bar{a} \wedge b) \vee (a \wedge c)$$

Annahme:

$$a = b = c = 1 \rightarrow f(a, b, c) = 1$$

$$a = 1 \text{ geht über auf } a = 0$$




Abhilfe: Signale nur in festgelegten Intervallen betrachten (Takt)

Sequenzielle Logik

Speicherelemente

- Schaltungen, die 1 Bit über einen gewissen Zeitraum speichern können
- Besitzen 2 stabile Zustände („bistabile Kippstufe“)
- Set („gesetzt“)
- Reset („rückgesetzt“)
- Diese Zustände können gespeichert werden
- Solange Spannung anliegt
- Zustandswechsel durch Signale von außen

Prinzip der Rückkopplung




R... Reset
S... Set
Q... Ausgang
Q-bar... Neg.-Ausgang

RS-Latch


S	R	Q _{next}	Übers.
0	1	0	Reset
1	0	1	Set
1	1	X	nicht erlaubt

Warum ist Set+Set nicht erlaubt?




Meta Stabilität

- $R = S = 1 \rightarrow Q = \bar{Q} = 0$ (Widerspruch zu $Q = \bar{Q}$)
- Was passiert nun wenn R und S gleichzeitig auf 0 wechseln?




- Gleichzeitig von $R = S = 1$ auf $R = S = 0 \rightarrow Q = \bar{Q} = 1 = 0 = 1 = \dots$
- Ausgänge pendeln undefiniert zwischen 0 und 1 (die Ausgänge sind metastabil)



Taktsignal



- Binäres Signal zur Koordination von Schaltung
 ↳ oszilliert zw. 2 versch. Spannungsniveaus
- Synchronisierung von Schaltungen
 ↳ gleichzeitig aufführen von Berechnungen
- Takt kann periodisch (üblich; oben) oder aperiodisch (unten) sein
- maßgebend für Geschwindigkeit mit d. Datenverarb.
 ↳ Taktfrequenz [Hz]
- 1 Hz = eine Schwingung pro Sek.



Schaltung

- **asynchrone Schaltung**
 - Zustand kann jederzeit variieren
 - Bewerke operieren unabhängig voneinander
- **synchrone Schaltung**
 - Zustand wechselt nur zu diskreten Zeitpunkten
 - ↳ Einheitlich für alle (Speicher-) Elemente
 - ↳ Einfacher zu analysieren (diskret, Schrittweise)
 - ↳ Eindämmung von **Hazards** (Ausgl. Transsch. Gatter-Durchlaufzeit)
 - ↳ Nicht zu alle anwendigen Schaltungen
 - ↳ Problem bei hohen Taktfrequenz
 → Signallaufzeit (Verzögerungen) in den Leitungen

Wie erzeugt man einen Takt?



T_0 : Periodendauer in Sekunden
 $\frac{1}{T_0}$: (Takt-)Frequenz in Hertz (Hz)
 Stabilisier: Quarzoszillatoren

Prozessor

= Schaltwerk zur Bearbeitung von Daten

- besteht aus ^{z.B. addieren} ^{innerhalb dgr. Rechenorgans, d.} Leitwerk

Rechenwerk

Hier: ALU x

Führt

R. operationen

aus

wie carry

ripple

adder

Leitwerk

Hier: MUX

- steuert R.F. in

den Befehle (c.p.)

ausgeführt werden

- Entschlüsselt /

modifiziert

Befehle

- gibt erforderliche

dis. Signale für

Ausführung eines

chgt. Rechensystems


micro 16

A SILS

- = Application Specific Integrated Circuit
- Anwendungsspezifisch, speziell entwickelt für Anwendungsbereich
 - ↳ Schnell & effizient
- hohe Kosten
- Design - Prognose (full custom → standard cells cell)
 - ↳ Einzelne Verdrahtungen werden Kunden spezifisch vorgenommen

Speicher

Zusammenschalten von Ausgängen



Open Collector

