



Aufgabe 1: Timing Diagramm

Gegeben ist das dargestellte Schaltwerk mit zwei Eingangssignalen e_0 und e_1 und zwei Ausgabesignalen a_0 und a_1 . Im 16×4 ROM-Baustein, der Teil der Schaltung ist, sind die in der Tabelle angegebenen Werte gespeichert:

A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	0	1	1	0
0	0	0	1	1	0	0	1
0	0	1	0	1	1	1	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	0	1
0	1	0	1	1	1	0	0
0	1	1	0	1	0	1	1
0	1	1	1	0	0	0	0
1	0	0	0	0	0	1	1
1	0	0	1	1	0	1	1
1	0	1	0	1	1	1	0
1	0	1	1	1	0	1	1
1	1	0	0	0	1	1	0
1	1	0	1	1	0	0	1
1	1	1	0	0	0	1	1
1	1	1	1	1	1	0	0



Zeichnen Sie den Verlauf der Signale Q_0 , Q_1 , a_0 und a_1 .




Miley Automat


Aufgabe 2: Timing-Diagramm

Das Auswerten der JK-Flipflops passiert simultan, sprich es werden die alten Outputs betrachtet.

Es ist folgende Schaltung gegeben:




Überlegen Sie sich die Funktionsweise der Schaltung, sodass Sie diese in der Übung erklären können und vervollständigen Sie das nachfolgende Timing-Diagramm. Achten Sie dabei auf die Flankentriggerung.



Aufgabe 3: Schaltung zu ROM

Gegeben ist folgendes Schaltbild, das aus Halbaddierer-Bausteinen sowie einem Gatter besteht. Der linke Ausgang des HA ist C_{out} .







- a) Analysieren Sie die oben gegebene Schaltung und vervollständigen Sie den Vordruck der Wahrheitstabelle.

x_1	y_1	x_0	y_0	z_0	z_1
0	0	0	0	0	0
0	0	0	1	1	0
0	0	1	0	1	0
0	0	1	1	0	1
0	1	0	0	0	1
0	1	0	1	1	1
0	1	1	0	1	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	0	1	1	1
1	0	1	0	1	1
1	0	1	1	1	0
1	1	0	0	0	1
1	1	0	1	1	1
1	1	1	0	1	1
1	1	1	1	0	1

- b) Realisieren Sie die Wahrheitstabelle aus Aufgabe a) mit den unten gegebenen Bausteinen (Sie können den Multiplexer mehrmals verwenden, den ROM jedoch nur einmal). Geben Sie außerdem den Inhalt des ROMs an.

A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0
0	0	1	0	0	1	0
0	1	0	0	0	1	0
0	1	1	1	0	0	0
1	0	0	1	1	0	0
1	0	1	1	1	1	1
1	1	0	1	1	1	1
1	1	1	0	1	1	0



Aufgabe 4: Entwurf & Realisierung einer Boole'schen Funktion via PLA

Entwerfen Sie einen 2×2 -Bit Addierer mit den vier Eingängen a , b , c und d , der die Summe

$$(ab)_2 + (cd)_2 = (s_2 s_1 s_0)_2$$

auf die drei Ausgänge s_2 , s_1 und s_0 abbildet. Um auch negative Zahlen verarbeiten zu können sollen die Eingabebits als Zweierkomplement interpretiert werden. Beachten Sie, dass die Darstellung der negativen Zahlen im 2-Bit Zweierkomplement und im 3-Bit Zweierkomplement nicht ident ist!

- a) Vervollständigen Sie die nachfolgende Wahrheitstabelle. Bestimmen Sie anschließend jene minimale Normalform, die Sie für Unteraufgabe b) benötigen. Sie können für die Bestimmung der Normalform beliebige Werkzeuge verwenden. Wir empfehlen den an der Uni Marburg entwickelten Karnaugh-Veitch Map Rechner¹. Sie müssen nur die Eigenschaften des Ergebnisses (Normalform) und nicht die Funktionsweise des verwendeten Werkzeuges erklären können.

a	b	c	d	s_2	s_1	s_0	
0	0	0	0	0	0	0	000
0	0	0	1	0	0	1	000
0	0	1	0	1	1	0	001
0	0	1	1	1	1	1	110
0	1	0	0	0	0	1	----
0	1	0	1	0	1	0	111
0	1	1	0	1	1	1	
0	1	1	1	0	0	0	
1	0	0	0	1	1	0	
1	0	0	1	1	1	1	
1	0	1	0	1	0	0	
1	0	1	1	1	0	1	
1	1	0	0	1	1	1	
1	1	0	1	0	0	0	
1	1	1	0	1	0	1	
1	1	1	1	1	1	0	

$$s_2 = (\neg b \wedge c) \vee (c \wedge \neg d) \vee (a \wedge \neg b) \vee (a \wedge \neg d) \vee (a \wedge c)$$


$$s_1 = (\neg a \wedge \neg b \wedge c) \vee (\neg a \wedge b \wedge \neg c \wedge d) \vee (\neg a \wedge c \wedge \neg d) \vee (a \wedge \neg b \wedge \neg c) \vee (a \wedge \neg c \wedge \neg d) \vee (a \wedge b \wedge c \wedge d)$$

$$s_0 = (\neg b \wedge d) \vee (b \wedge \neg d)$$

¹<https://www.mathematik.uni-marburg.de/~thormae/lectures/ti1/code/karnaughmap/>

- b) Realisieren Sie den 2×2 -Bit Addierer im unten dargestellten PLA. Vergessen Sie nicht Ein- und Ausgänge zu beschriften.

restlichen Verbindungen
müssen auch eingezeichnet
werden



Aufgabe 5: Prefix-Addierer

- a) Erklären Sie, wie ein Prefix-Addierer die Addition implementiert. Gehen Sie dabei auf die G bzw. P Signale ein.


Ein Prefix-Addierer berechnet zuerst die G - und P -Signale für jede Reihe der Eingabedaten.

Ein G -Signal auf 1 bedeutet an dieser Stelle wird ein Übertrag generiert ($G_i = A_i \text{ AND } B_i$).

Ein P -Signal auf 1 bedeutet an dieser Stelle kann ein Übertrag propagiert werden ($P_i = A_i \text{ OR } B_i$).

Danach werden schrittweise (2er Potenzen) die Reihen zu immer größeren "G-P-Blöcken" zusammengefasst (zuerst 2 zu einem, dann 4, dann 8 usw.) für welche zudem die G - und P -Signale berechnet werden ($G_{i:j} = G_{i:k} + P_{i:k}G_{k-1:j}$, $P_{i:j} = P_{i:k}P_{k-1:j}$). Dies wird solange gemacht, bis man die Größe der Eingabe Daten erreicht hat. Die Summe kann somit stellenweise berechnet werden durch die Formel $S_i = (A_i \text{ xor } B_i) \text{ xor } C_{i-1}$, wobei $C_{i-1} = G_{i-1:-1}$. ($G_{i-1:-1}$ sind hierbei die Prefixes)

- b) Gegeben ist die folgende Skizze eines Prefix-Addierers. Berechnen Sie $(-4792)_{10} + (3012)_{10}$ indem Sie die untenstehende Skizze mit den konkreten Werten befüllen. Nehmen Sie $C'_{in} = 0$ an.



Aufgabe 6: Geschwindigkeit von Addierern

Wie Sie in der Vorlesung gehört haben, gibt es verschiedene Implementierungen von Addierern. In dieser Übung werden Sie sich die Geschwindigkeit (Latenz) von den vorgestellten Addierern näher ansehen.

- a) Bevor Sie die Addierer vergleichen können, sollten Sie die Formeln für die Latenz der Addierer verstehen. Unten finden Sie die in der Vorlesung präsentierten Formeln. Erklären Sie diese für jeden Addierer. Falls notwendig, zeichnen Sie sich Skizzen der Schaltungen, um die Formeln besser erklären zu können.

- Ripple-Carry-Addierer: $t_{ripple} = N t_{FA}$

N ist die Anzahl der Bits, die addiert werden und t_{FA} die Zeit, welche ein Full-Adder (1Bit)

braucht. Beim RC-Addierer werden die Full-Adder einfach seriell hintereinander geschaltet und somit N mal die Zeit des Full-Adders benötigt.


- Carry-Lookahead-Addierer: $t_{CLA} = t_{PG} + t_{PG_{Block}} + (\frac{N}{k} - 1)t_{and\&or} + k t_{FA}$

t_{PG} ist die Zeit, welche benötigt wird um die P- und G-Signale für die einzelnen Reihen

zu berechnen (also für eine Reihe, da dies parallel geschieht). $t_{PG_{Block}}$ ist die Zeit, welche benötigt wird um die P- und G-Signale für die ganzen k -Blöcke zu berechnen (also für einen, da dies parallel geschieht).


Wir benötigen $N/k - 1$ Mal die Zeit von $t_{and\&or}$ (Zeit für das Berechnen des Cout), da wir für den letzten Block kein Cout mehr berechnen müssen, hierbei darf nämlich kein Übertrag mehr passieren (Overflow).

$k t_{FA}$ steht für die Zeit, welche k FA brauchen, wenn sie hintereinander ausgeführt werden (Finale Berechnung).



- Prefix-Addierer: $t_{PA} = t_{PG} + \log_2 N (t_{PG_{Prefix}}) + t_{xor}$
Erklären Sie auch wieso der letzte Summand nicht $2t_{xor}$ ist.

t_{PG} ist der gleiche Faktor wie beim CL-Addierer. $t_{PG_{Prefix}}$ ist die Zeit, welche benötigt wird um die G- und P-Signale eines "Blocks" (Prefix) zu berechnen, diese werden mit $\log_2 N$ multipliziert, da man $\log_2 N$ "Ebenen" hat auf denen diese simultan berechnet werden. t_{xor} ist die Zeit die das xor-Gatter benötigt zum Berechnen der Summe, es wird hier nur ein t_{xor} benötigt, weil das erste xor-Gatter bereits während den anderen Berechnungen berechnet wird.



- b) Nehmen Sie an, dass ein Volladdierer eine Latenz von $375ps$ hat. Weiters, nehmen Sie an, dass Gatter mit 2 Eingängen eine Latenz von $250ps$ haben. Berechnen Sie, ab welcher Anzahl an Bits (N) ein Carry-Lookahead-Addierer ($k = 4$) schneller ist, als ein Ripple-Carry-Addierer. Betrachten Sie nur N die durch k teilbar sind.

6) a)

$$t_{ripple} = t_{CLA}$$

$$N t_{FA} = t_{PG} + t_{PG_{Block}} + (\frac{N}{k} - 1)t_{and\&or} + k t_{FA}$$

$$N \cdot 375 = 250 + 6 \cdot 250 + \frac{500N}{4} - 500 + 4 \cdot 375$$

$$N \cdot 375 = 2750 + 125N$$

$$N \cdot 250 = 2750$$

$$N = 11$$

Für N gleich 12 ist ein CLA-Addierer schneller als ein CR-Addierer.


$t_{FA} = 375ps$
 $t_{Gatter} = 250ps$

Aufgabe 7: Funktionen einer ALU

Diese Aufgabe bezieht sich auf die ALU aus der Vorlesung (siehe 03_building_blocks.pdf, Folie 34 ff.). Seien Sie sich bewusst, dass Sie die Lösung anhand Ihrer Abgabe erklären müssen. Machen Sie daher Skizzen zum Aufbau der ALU, falls das dazu notwendig ist.

- a) Erklären Sie wie die ALU eine Subtraktion umsetzt. Gehen Sie dabei auch auf die Notwendigkeit der Verbindung zwischen $ALUControl_0$ und dem Addierer ein.

Eine Subtraktion ($A - B$) bei der ALU ist eine Addition der beiden Zahlen $A + \neg B + 1$ ($\neg B + 1$ ist das Zweierkomplement der Zahl B). Dies wird realisiert durch einen Adder, welchem die Zahl A und durch einen MUX das Komplement der Zahl B sowie eine 1 beim Carry-In-Kanal gefüttert wird. $ALUControl_0$ ist das 0-Bit der $ALUControl$ (Steuerung über MUX, welche Funktion durchgeschaltet wird) und ist 1 wenn die Subtraktion durchgeführt werden soll ($ALUControl$ für Subtraktion 01). Dieses Signal sorgt somit für die Steuerung des MUXs für B s Komplement und für das Befüllen des Carry-In-Kanals mit 1.



- b) Erklären Sie wie die ALU die vier Status Ausgänge (V, C, N, Z) umsetzt. Legen Sie den Fokus der Erklärung auf das oVerflow flag.

Z überprüft, ob das Resultat gleich 0 ist, indem es das Komplement des Resultats nimmt und dann verundet.
N überprüft, ob das Resultat negativ ist, dies geschieht indem das MSB betrachtet wird (0 = pos, 1 = neg).
C überprüft, ob ein Übertrag stattgefunden hat, indem es überprüft ob eine Subtraktion oder Addition stattgefunden hat und ob $C_{out} = 1$ ist.

V überprüft, ob ein Overflow stattgefunden hat, hierfür werden drei Dinge relevant:

- Es muss eine Subtraktion oder Addition stattfinden.

- Die Zahlen A und B müssen ein anderes Vorzeichen als die Summe aufweisen.

- Es muss entweder eine Addition stattfinden, bei der die beiden Zahlen das gleiche Vorzeichen haben oder eine Subtraktion, bei der die Zahlen unterschiedliche Vorzeichen haben.

Aufgabe 8: ROM Erweiterung

Die untenstehenden Aufgaben fordern Sie dazu auf, ROM Bausteine aus anderen ROM Bausteinen zu konstruieren. Die drei untenstehenden Abbildungen zeigen alle möglichen Bausteine, die Sie brauchen. Beachten Sie, dass Sie **nur jene Bausteine verwenden dürfen, die in der Aufgabe beschrieben werden.**




Abbildung 1: 16 x 4 ROM Baustein




Abbildung 2: 16 x 8 ROM Baustein






Abbildung 3: 16 x 4 ROM Bau-
stein mit Enable-Eingang

- a) Ihnen stehen zwei 16x4 ROM Bausteine zur Verfügung. Kombinieren Sie diese zu einem 32x4 ROM Baustein in dem Sie einen Multiplexer mit 4-bit breiten Datensignalen verwenden.



- b) Ihnen stehen ein Inverter und zwei 16x4 ROM Bausteine mit enable Eingang und Tri-State Ausgang zur Verfügung. Kombinieren Sie diese zu einem 32x4 ROM Baustein, ohne weitere Schaltelemente zu verwenden.



- c) Ihnen steht ein 16x8 ROM zur Verfügung. Wie können Sie diesen mit Hilfe eines Multiplexers zu einem 32x4 ROM umwandeln?

