






**Aufgabe 2: Advanced Pipelines: VLIW**

Gegeben ist folgende RISC-V Pipeline mit Static Dual Issue, wobei Slot 1 ALU-/Branch-Instruktionen und Slot 2 Load-/Store-Instruktionen ausführen kann:



Gegeben ist zudem folgender RISC-V Code:

```

1   addi a5,a0,0
2   addi a2,a0,4
3   addi a0,zero,0
4 loop: lbu a4,0(a5)
5       lbu a3,0(a1)
6       addi a5,a5,1
7       addi a1,a1,1
8       sll a4,a4,a3
9       add a0,a0,a4
10      bne a5,a2,loop
    
```

a) Scheduling Sie diesen Code für die gegebene Pipeline.

	Slot 1: ALU/Branch	Slot 2: Load/Store

Geben Sie die Performance (IPC) an, wenn der hier erstellte Schedule auf der beschriebenen Pipeline ausgeführt wird. Nehmen Sie hier an, dass eine statische Branch Prediction (BTFNT) zum Einsatz kommt und möglicherweise benötigte Einträge im BTB bereits vorhanden sind.

IPC:









#### Aufgabe 4: Heterogeneous SoCs: NoC – Routing


Gegeben ist das folgende On-Chip Interconnection Network (4-ary 2-cube):




- a) Zeigen Sie den Pfad von E nach P bei Verwendung von Dimension-order Routing für (i) die Variante XY und (ii) die Variante YX.




- b) Gibt es noch weitere minimale Pfade von E nach P? Falls *ja*, geben Sie ein Beispiel, falls *nein* begründen Sie.



- c) Geben Sie ein Beispiel für einen minimalen Pfad von E nach P, der bei der minimalen Version von Valiant's Algorithm in Verbindung mit XY Dimension-order Routing nicht verwendet wird, auch wenn alle möglichen Knoten als Zwischenknoten  $d'$  in Betracht gezogen werden. Begründen Sie Ihre Lösung.




- d) Um Deadlocks zu vermeiden, besteht eine Möglichkeit darin beim Routing das Abbiegen in bestimmte Richtungen zu verbieten und so abstrakte Zyklen zu verhindern (vgl. "turn model"). Ist die Auswahl der nachfolgend angegebenen untersagten Richtungsänderungen (grau) in dieser Hinsicht erfolgversprechend? Begründen Sie Ihre Einschätzung.





### Aufgabe 5: Heterogeneous SoCs: NoC – CDG

Gegeben ist das folgende On-Chip Interconnection Network:



- a) Im Vergleich zu bisher vorgestellten Topologien (wie z.B. Meshes) sind hier nicht alle benachbarten Router miteinander verbunden: Welche Argumente könnten für die Wahl dieser Topologie sprechen?
- b) Erstellen Sie den CDG (Channel Dependence Graph) für das Netzwerk (nehmen Sie an, dass 180°-Wenden nicht erlaubt sind).

c) Basierend auf dem CDG: Besteht hier die Möglichkeit für Deadlocks und wie kann dies anhand des CDG festgestellt werden? Begründen Sie Ihre Einschätzung anhand des CDG.

d) Falls Deadlocks auftreten können: Schlagen Sie eine Lösung unter Zuhilfenahme des CDG und der Ergebnisse von Aufgabenteil (c) vor. Zeigen Sie den resultierenden CDG.

## Aufgabe 6: Heterogeneous SoCs: Vector

Gegeben ist der folgende C-Code, bei dem die Elemente der Arrays  $x$  und  $y$  vom Typ `int` sind:

```
1  for ( int i = 0; i < N; i++ )
2  {
3    y[i] = a * x[i] + y[i];
4  }
```

Dieser Code wird auf einem RISC-V-Vektorprozessor ausgeführt. Nehmen Sie an, dass die Laufzeiteinstellungen wie folgt sind:

- $VLEN$  (Anzahl der Bits in einem einzelnen Vektorregister) beträgt 128 Bits.
  - $LMUL$  (Anzahl der Vektorregister, die zu einer Vektorregistergruppe kombiniert werden) beträgt 2.
  - $SEW$  (ausgewählte Elementbreite) beträgt 32 Bits.
- a) Bestimmen Sie die maximale Anzahl von Elementen, auf die mit einer einzelnen Vektorinstruktion zugegriffen werden kann ( $VLMAX$ ). Angenommen  $vl$  (die Vektorlänge) beträgt 6, zeichnen Sie die Datenlayouts der Vektorregister basierend auf den obigen Einstellungen.

b) Gegeben ist nun eine weitere C-Funktion:

```
1 void vecaddscalar (int *x, int a)
2 {
3     for ( int i = 0; i < 8; i++ )
4     {
5         x[i] = x[i] + a;
6     }
7 }
```

Die entsprechenden RISC-V-Skalarinstruktionen für den gegebenen C-Code lauten wie folgt:

*RISC-V Skalarinstruktionen:*

```
1 vecaddscalar:
2     li    t0,8
3 loop:
4     lw    t1,0(a0)    # The first parameter x is provided in a0.
5     add   t1,t1,a1    # The second parameter a is provided in a1.
6     sw    t1,0(a0)
7     addi  t0,t0,-1
8     addi  a0,a0,4
9     bnez  t0,loop
10    ret
```

Erklären Sie den Zweck der folgenden zwei RISC-V-Instruktionen:

**li t0, 8** und **vsetvli t2, t0, e32, m2, ta, ma**

Ergänzen Sie weiterhin die fehlenden Vektorinstruktionen im folgenden Code, so dass die Funktionalität der `vecaddscalar`-Funktion aus dem oben gezeigten C-Code implementiert wird. Erklären Sie jeweils den Zweck der hinzugefügten Instruktionen.

*RISC-V Vektorinstruktionen:*

```
1 vecaddscalar:
2     li    t0,8
3     vsetvli t2,t0,e32,m2,ta,ma
4     ... #Ergänzen Sie den Code hier
5     ret
```