

**Allgemeiner Hinweis:** Für viele der nachfolgenden Aufgaben ist es von Vorteil, den in der Vorlesung gezeigten Simulator zu verwenden. Relevante Links finden Sie im TUWEL. Sämtliche Aufgaben können aber auch ohne Verwendung des Simulators gelöst werden.

Weiters finden Sie im TUWEL zu vielen Aufgaben Assemblycode. Dieser Code beinhaltet einige Testfälle oder hilft Ihnen dabei, den Simulator in den gewünschten Zustand zu bringen (z.B. Speicherinitialisierung). Kopieren Sie dazu die bereitgestellten Assembly Files einfach in den Editor vom Simulator.

**Wichtig:** Die Testfälle sollen Ihnen bei der Lösung der Aufgaben helfen. Sie decken womöglich nicht alle Fälle ab und positive Testergebnisse bedeuten nicht, dass Sie automatisch 100% auf Ihre Tafelleistung bekommen.

### Aufgabe 1: RISC-V – Programm-Analyse

Gegeben ist der folgende RISC-V-Programmcode inklusive initialer RAM-Belegung. Nehmen Sie an, dass sich das System Datenwörter in little-endian<sup>1</sup> speichert und lädt. *Hinweis:* Verwenden Sie den bereitgestellten Quellcode von TUWEL. Dieser initialisiert den Speicher für Sie. Verwenden Sie den `ebreak` Befehl, um einen Breakpoint zu setzen.

```

1 addi t0, x0, 2
2 lui t1, 0x80000
3 addi t2, x0, 4
4 loop:
5 beq t2, x0, end
6 addi t2, t2, -1
7 addi t0, t0, 2
8 lh t3, 0(t0)
9 sub t4, t1, t3
10 blt x0, t4, loop
11 mv t1, t3
12 j loop
13 end:

```

RAM-Adresse	+1	+0
⋮	⋮	⋮
0x00000002	0000 0000	1000 0000
0x00000004	1110 0000	0100 1001
0x00000006	0000 0000	0000 1011
0x00000008	1110 1101	1000 0000
0x0000000A	0000 0000	0010 0011
0x0000000C	1000 0000	0000 1111
⋮	⋮	⋮
0x7FFFFFFE	0000 0000	0000 0001
0x80000000	0000 0000	0001 0000
0x80000002	0000 0000	0001 0001
0x80000004	0000 0000	0000 0001
0x80000006	0000 0000	0010 0000
⋮	⋮	⋮

- a) Geben Sie die Zugriffe auf den Arbeitsspeicher in der Codezeile 8 an? Für jeden Zugriff soll die Adresse und der resultierende Wert im Register `t3` (als Dezimalzahl) angegeben werden.

	Adresse	Wert im Register nach Ausführung
0	0x00000004	-8119
1	0x00000006	11
2	0x00000008	-4736
3	0x0000000a	35

<sup>1</sup><https://de.wikipedia.org/wiki/Byte-Reihenfolge>

- b) Tragen Sie die Registerinhalte von **t1** und **t3** direkt vor jeder Ausführung der Codezeile 5 in die Tabelle ein. Sobald das Programm terminiert, lassen Sie nachfolgende Tabellenzeilen frei. Führende Nullen können weggelassen werden. Interpretieren Sie die Inhalte als Zahl im Zweierkomplement. Falls der Inhalt eines Registers nicht bestimmbar ist, merken Sie das in dem zugehörigen Feld an.

loop	Register t1	Register t3
0	<b>-2147483648</b>	0
1	<b>-8119</b>	<b>-8119</b>
2	<b>11</b>	<b>11</b>
3	<b>11</b>	<b>-4736</b>
4	<b>35</b>	<b>35</b>

- c) Welche mathematische Funktion realisiert dieses Programm? Wird diese immer korrekt berechnet?

*Hinweis:* Überlegen Sie sich für die zweite Frage auch, was passieren würde, wenn das Programm über andere Teile des oben gezeigten Speicherbereichs operieren würde.

```

addi t0, x0, 2    # t0 zeigt auf 0x2
lui t1, 0x80000  # t1 = 0x80000 000 also -2147483648
addi t2, x0, 4    # t2 = 4
loop:
  ebbreak
  beq t2, x0, end # while t2 != 0 (4 mal)
  addi t2, t2, -1  # t2--
  addi t0, t0, 2    # t0 += 2 (zeig auf nächsten Wert aus dem Speicher)
  lh t3, 0(t0)    # t3 = wert aus speicher
  sub t4, t1, t3   # t4 = t1 - t3
  blt x0, t4, loop # if x0 >= t4
  mv t1, t3        # t1 = t3
  j  loop
end:

```

```

4  program:
5
6  addi t0, x0, 2    # t0 zeigt auf 0x2
7  lui t1, 0x80000  # t1 = 0x80000 000 also -2147483648
8  addi t2, x0, 4    # t2 = 4
9  loop:
10 beq t2, x0, end # 4 mal
11 addi t2, t2, -1  #
12 addi t0, t0, 2    #
13 lh t3, 0(t0)    # t3 = nächster Wert aus dem Speicher
14 sub t4, t1, t3   # t4 = t1 - t3
15 blt x0, t4, loop # if t4 <= 0 / if t3 > t1
16 mv t1, t3        # t1 = t3
17 j  loop
18 end:
19
20 ret

```

## max()

Am Ende steht in t1 die größte der 4 Zahlen aus dem Speicher.  
 Es kann ein Overflow passieren und das Ergebnis verfälschen.  
 Es kann der Anfangswert von t1 die größte Zahl sein.

## Aufgabe 2: RISC-V – Assemblieren eines Programmes

Übersetzen Sie die nachfolgenden fünf RISC-V-Instruktionen A–E in Maschienencode der kompatibel mit der RISC-V Architektur ist. Bei den Instruktionen handelt es sich um korrekte RISC-V-Instruktionen.

- Instruktion A: lui x5, 0xF
- Instruktion B: add x5, x5, x10
- Instruktion C: lw x6, 8(x5)
- Instruktion D: addi x6, x6, 1
- Instruktion E: sw x6, 8(x5)

- a) Geben Sie für jede Instruktion das zugehörige Instruktionsformat an. Weiters, bestimmen Sie die Werte für alle Formatfelder der Instruktionen. Nutzen Sie dazu die „RISC-V Instruction Set Summary“<sup>2</sup> die von dem Lehrbuch zur Verfügung gestellt wird. Auch für Formatfelder welche auf mehrere Abschnitte aufgeteilt sind soll nur der logische Wert als Zahl angegeben werden. *Hinweis:* Orientieren Sie sich am Beispiel.

Hier ein Beispiel: **addi x1, x0, 128**  
**I-Type**, op:  $(19)_{10}$ , rd:  $(1)_{10}$ , funct3:  $(0)_{10}$ , rs1:  $(0)_{10}$ , imm:  $(128)_{10}$

(Alle Zahlen in base10)

- A) U-Type, op: 55, rd: 5, imm: 15
  - B) R-Type, op: 51, rd: 5, funct3: 0, rs1: 5, rs2: 10, funct7: 0
  - C) I-Type, op: 3, rd: 6, funct3: 2, rs1: 5, imm: 8
  - D) I-Type, op: 19, rd: 6, funct3: 0, rs1: 6, imm: 1
  - E) S-Type, op: 35, imm(4:0): 8, funct3: 2, rs1: 5, rs2: 6, imm(11:5): 0

- b) Codieren Sie nun die Werte der Formatfelder in der untenstehenden Tabellen. Achten Sie dabei auf die erwartete Reihenfolge der Bits. Wir empfehlen Ihnen, dass Sie die 32-Bits ähnlich zu dem unten angegebenen Beispiel einteilen um Übersicht zu behalten.

Hier ein Beispiel: **addi x1, x0, 128**  
**I-Type**, op:  $(19)_{10}$ , rd:  $(1)_{10}$ , funct3:  $(0)_{10}$ , rs1:  $(0)_{10}$ , imm:  $(128)_{10}$

Diagram of a 32-bit instruction word:

- Bit 31: 0
- Bits 25-30: imm
- Bit 24: 0
- Bit 23: 0
- Bit 22: 0
- Bit 21: 1
- Bits 20-25: 0
- Bit 19: 0
- Bit 18: 0
- Bit 17: 0
- Bit 16: 0
- Bit 15: 0
- Bit 14: 0
- Bit 13: 0
- Bit 12: 0
- Bit 11: 0
- Bit 10: 0
- Bit 9: 0
- Bit 8: 0
- Bit 7: 0
- Bit 6: 0
- Bit 5: 0
- Bit 4: 0
- Bit 3: 0
- Bit 2: 0
- Bit 1: 0
- Bit 0: 1

<sup>2</sup>[https://pages.hmc.edu/harris/ddca/ddcarv/DDCArv\\_AppB\\_Harris.pdf](https://pages.hmc.edu/harris/ddca/ddcarv/DDCArv_AppB_Harris.pdf)

Instruktion B: add x5, x5, x10	R-Type, op: 51, rd: 5, funct3: 0, rs1: 5, rs2: 10, funct7: 0					
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 1					
funct7	rs2	rs1	funct3	rd	op	R-Type

Instruktion C: lw x6, 8(x5)																I-Type, op: 3, rd: 6, funct3: 2, rs1: 5, imm: 8															
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0																	0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 1 1														
imm 11:0																rs1		funct3		rd		op		I-Type							

Instruktion D: addi x6, x6, 1																I-Type, op: 19, rd: 6, funct3: 0, rs1: 6, imm: 1															
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0																0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 1 1		rs1		funct3		rd		op		I-Type					
imm 11:0																															

Instruktion E: sw x6, 8(x5)																S-Type, op: 35, imm(4:0): 8, funct3: 2, rs1: 5, rs2: 6, imm(11:5): 0																	
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0																0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1		rs2		rs1		funct3		imm 4:0		op		S-Type					
imm 11:5																																	

- c) Das Programm lädt ein Element mit einem konstanten Offset von Register x10. Kann diese Adresse auch nur mit Hilfe der Ladeinstruktion berechnet werden? In anderen Worten, kann man Instruktion A weglassen und die Konstante in Instruktion C verändern, sodass das neue Programm sich gleich verhält. Wenn ja, geben Sie die neue Instruktion C und ihre Codierung an. Wenn nein, geben Sie eine Erklärung ab.

**Bei lui werden die upper 20 bits geladen, um das zu ersetzen  
müsste der immediate-Teil von lw länger als 12 bits sein.**

Instruktion C: lw x6, 61448(x5)																															
35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7																1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 1 0 0 0 1 1 0		imm 11:0		rs1		funct3		rd							
1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 1 0 0 0 1 1 0																															

### Aufgabe 3: RISC-V – Disassemblieren eines Programms

Gegeben ist der nachfolgende Speicherbereich, welcher eine Programmsequenz enthält die kompatibel zur RISC-V Spezifikation ist.

RAM-Adresse	+3	+2	+1	+0
:	:	:	:	:
$Addr_A$	0000 0110	0100 0000	0000 0000	1001 0011
$Addr_B$	0000 0000	1010 0000	1000 0000	1011 0011
$Addr_C$	0000 0000	1000 0000	1010 0001	0000 0011
$Addr_D$	0000 0000	0010 0001	0001 0001	0001 0011
$Addr_E$	0000 0000	0010 0000	1010 0100	0010 0011
:	:	:	:	:

- a) Decodieren Sie die Bitfolgen in des RISC-V Codes. Bei den Bitfolgen handelt es sich um korrekte RISC-V-Instruktionen. Nutzen Sie dazu die „RISC-V Instruction Set Summary“<sup>3</sup> die für das Lehrbuch zur Verfügung gestellt wird. Die RISC-V Instruktionen werden mit little-endian gespeichert. Hinweis: Orientieren Sie sich an dem Beispiel der letzten Aufgabe und invertieren Sie die Vorgehensweise.

Instruktion A																I-Type																				
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
imm 11:0																rs1	funct3	rd	op	I-Type																
0	0	0	0	0	1	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	1	0	0	1	1						
<b>addi x1, x0, 100</b>																																				
Instruktion B																R-Type																				
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
0	0	0	0	0	0	0	0	1	0	1	0	0	0	0	0	1	0	0	0	0	0	0	1	0	1	1	0	0	1	1	1					
funct7																rs2	rs1	funct3	rd	op	R-Type															
op	51	rd	1	funct3	0	rs1	0	imm	100	<b>add x1, x1, x10</b>																										
Instruktion C																I-Type																				
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1	0	1	0	0	0	0	1	0	0	0	0	0	1	1	1					
imm 11:0																rs1	funct3	rd	op	I-Type																
op	3	rd	2	funct3	2	rs1	1	imm	8	<b>lw x2, 8(x1)</b>																										
Instruktion D																I-Type																				
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0	0	1	0	0	0	1	0	0	1	0	0	1	1	1					
imm 11:0																rs1	funct3	rd	op	I-Type																
op	19	rd	2	funct3	1	rs1	2	imm	2	<b>slli x2, x2, 2</b>																										
Instruktion E																S-Type																				
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	1	0	0	1	0	0	0	0	1	0	0	0	1	1	1					
imm 11:5																rs2	rs1	funct3	imm 4:0	op	S-Type															
op	35	imm	8	funct3	2	rs1	1	rs2	2	imm	0	<b>sw x2, 8(x1)</b>																								

- b) Interpretieren Sie den Code bestehend aus den Instruktionen A–E. Beschreiben Sie das Program in Worten.

$x1 = 100$

$x1 += x10$

$x2 = \text{Wert aus Memory an Adresse 2 Wörter weiter als } x1$

$x2 \text{ wird um 2 bits nach links verschoben}$

$x2 \text{ wird wieder in den Memory an Adresse 2 Wörter weiter als } x1 \text{ gespeichert}$

<sup>3</sup>[https://pages.hmc.edu/harris/ddca/ddcarv/DDCArv\\_AppB\\_Harris.pdf](https://pages.hmc.edu/harris/ddca/ddcarv/DDCArv_AppB_Harris.pdf)

#### Aufgabe 4: RISC-V – Laden von 32-Bit Konstanten

Das manuelle herumhantieren mit Konstanten und Addressen ist sehr fehleranfällig. Daher stellen Assembler meistens Hilfestellungen<sup>4</sup> für Programmierer:innen zur Verfügung. Eines dieser Werkzeuge sind “modifier”. Viele RISC-V Assembler unterstützen die `%hi` und `%lo` modifier. Diese werden in der RISC-V ABI<sup>5</sup> wie folgt definiert<sup>6</sup>, wobei  $s$  den Wert der Konstante denotiert.

Modifier	Berechnung	Ergebnis
<code>%hi</code>	$(s + 0x800) >> 12$	least-significant 20 Bits
<code>%lo</code>	$s$	least-significant 12 Bits

Hier ein Beispiel, wie diese Tabelle zu lesen ist:

<sup>1</sup> `addi a0, a0, %lo(0xFOOF)`

Aus der Tabelle entnehmen wir, dass der `%lo` modifier zur Berechnung die Identitätsfunktion verwendet. Daher ist das Zwischenergebnis weiterhin 0xFOOF. Von diesem sind aber nur die untersten 12-Bit relevant (vgl. mit Ergebnis). Daher ist das Endergebnis der Bitvector 0x00F. Dieser wird nun in `addi` eingesetzt, was der folgenden Instruktion entspricht.

<sup>1</sup> `addi a0, a0, 0x00F`

- a) Erzeugt die unten stehende Instruktionssequenz mit der oben stehenden Definition die korrekte Konstante (0x100874) im Register `a0`?

<sup>1</sup> `lui a0, %hi(0x100874)`  
<sup>2</sup> `addi a0, a0, %lo(0x100874)`

Ja

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	1	1	0	1	0	0	0x100874	
+	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0x800		
=	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	0	1	0	0	
$>>12=$	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	$\%hi(0x100874)$	
<code>lui %hi</code>	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
$+ \%lo$	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	1	1	0	1	0	$\%lo(0x100874)$	
=	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	1	1	0	1	0	0	$0x100874$

- b) Ist diese Berechnung korrekt für alle möglichen 32-bit Konstanten? Falls die Berechnung nicht immer korrekt ist, geben Sie ein Gegenbeispiel an. Falls die Berechnung korrekt ist, begründen Sie wie diese Lösung alle möglichen Konstanten abdeckt. Sie müssen hier keinen formalen Beweis präsentieren.

Ja ist korrekt. Die 0x800 haben nur einen Effekt auf die oberen 20 Bit falls die unteren 12 Bit in der `addi` Instruktion als negativer Wert interpretiert werden und der Wert statt addiert, subtrahiert wird.

<sup>4</sup> Falls unauflösbare Addressen/Symbole verwendet werden wird diese Hilfestellung auch verwendet um wichtige Informationen (Relocations) an den Linker weiterzugeben.

<sup>5</sup><https://github.com/riscv-non-isa/riscv-elf-psabi-doc/releases/tag/v1.0>, Sektion 8.4.4.

<sup>6</sup>Eigentlich werden in der ABI die dazugehörenden Relocations definiert.

### **Aufgabe 5: RISC-V – GGT Berechnung**

Schreiben Sie ein RISC-V-Programm zur Berechnung des größten gemeinsamen Teilers von  $a_0$  und  $a_1$ . Dabei können Sie davon ausgehen, dass  $a_0 \geq a_1$  und  $a_0, a_1 \geq 0$  gilt. Der größte gemeinsame Teiler soll nach Programmausführung im Register  $a_0$  stehen. *Hinweis:* Sie können für die Berechnung den euklidischen Algorithmus verwenden.

*Beispiel:*  $a_0$  vor Programmausführung:  $(15)_{10}$   
 $a_1$  vor Programmausführung:  $(12)_{10}$   
 $a_0$  nach Programmausführung:  $(3)_{10}$

```
1  loop:  
2  bge x0, a1, end  
3  rem a2, a0, a1  
4  add a0, a1, x0  
5  add a1, a2, x0  
6  j loop  
7  end:
```

## Aufgabe 6: RISC-V – Paritätsbit

Ein Paritätsbit kann zur Erkennung von Datenwortfehlern in einer Folge von Bits verwendet werden. Das Paritätsbit einer Folge von Bits dient als Ergänzungsbitt, um die Anzahl der mit 1 belegten Bits (inklusive Paritätsbit) der Folge auf eine gerade oder ungerade Zahl zu ergänzen. Man spricht von gerader Parität, wenn die Anzahl der mit 1 belegten Bits in der Folge gerade ist, andernfalls von ungerader Parität.

Schreiben Sie ein RISC-V-Programm für die Berechnung der ungeraden Parität eines Datenworts. Das Programm liest das Halbwort (16-Bit) von der Speicheradresse  $(38A04)_{16}$  ein und legt es in das Register **t2** ab. Schreiben Sie einen Funktionsaufruf mittels **jal** zu einem Label **nr\_of\_ones** zur Berechnung der Anzahl der mit 1 belegten Bits. Nehmen Sie an, dass die Paritätsberechnung **nicht** weiß, welche Register die Funktion **nr\_of\_ones** verwendet. Nutzen Sie die in der LVA präsentierte *Calling Konventionen* und denken Sie an das Stack Pointer *4-word alignment*. Das Paritätsbit soll am Ende des Programms im LSB in Register **a0** abgelegt werden.

*Beispiel 1:* Wert an Adresse  $(38A04)_{16}$ : 00011010  
Paritätsbit: 0  
a0 nach Programmausführung: 00000000 00000000 00000000 00000000

*Beispiel 2:* Wert an der Adresse  $(38A04)_{16}$ : 01110111  
Paritätsbit: 1  
a0 nach Programmausführung: 00000000 00000000 00000000 00000001

```
4 parity:  
5 # t0 = address 0x38A04  
6 # t2 = halfword  
7  
8 lui t0, 0x39  
9 addi t0, t0, -0x5fc  
10 lh t2, 0(t0) # load halfword  
11  
12 addi sp, sp, -16 # reserve space on the stack  
13 sw ra, 0(sp) # save ra to stack  
14 add a0, t2, x0 # set argument  
15 jal nr_of_ones  
16 lw ra, 0(sp) # load ra from stack  
17 addi sp, sp, 16 # release space on the stack  
18  
19 addi a0, a0, 1 # add 1 for odd parity  
20 addi t2, x0, 2 # const t2 = 2  
21 rem a0, a0, t2 # a0 = 1 if a0 is odd  
22  
23 ret  
26 nr_of_ones:  
27 add t1, x0, x0 # result = t1 = 0  
28 addi t2, x0, 2 # const t2 = 2  
29 loop:  
30 beq a0, x0, end # while a0 != 0  
31 rem t3, a0, t2 # t3 = last bit  
32 add t1, t1, t3 # t1 += remainder  
33 srl a0, a0, 1 # shift right  
34 j loop  
35 end:  
36 add a0, t1, x0 # return t1  
37 ret
```

### **Aufgabe 7: RISC-V – Hamming-Distanz**

Schreiben Sie ein RISC-V-Programm zur Berechnung der Hamming-Distanz zwischen zwei binären Zeichenketten mit 32-Bit Länge.

Die Hamming-Distanz ist ein Maß für die Unterschiedlichkeit von Zeichenketten. Der Wert der Hamming-Distanz entspricht dabei der Anzahl der unterschiedlichen Stellen.

*Beispiel:* 10110 und 10100 → Hamming-Distanz = 1  
10110 und 11111 → Hamming-Distanz = 2

Register **a0** beinhaltet die erste binäre Zeichenkette, Register **a1** die zweite. Register **a0** soll schließlich den errechneten Wert der Hamming-Distanz als Zweierkomplementzahl beinhalten.

```
4  hamming:
5
6  addi t2, x0, 2 # const t2 = 2
7  add t3, x0, x0 # counter = 0
8
9  loop:
10 beq a0, a1, end
11  rem t0, a0, t2 # t0 = a0 % 2
12  rem t1, a1, t2 # t1 = a1 % 2
13
14 beq t0, t1, eq
15  addi t3, t3, 1 # counter++
16 eq:
17
18 srlt a0, a0, 1 #shift by one bit
19 srlt a1, a1, 1
20 j loop
21 end:
22 add a0, t3, x0 # return counter
23 ret
```