

Digital Design



WS 2019



Vorbesprechung:

HO: 10¹⁵ - 12⁰⁰ HS 13

Folien in Towel

FR: 11¹⁵ - 13⁰⁰ EI 10

Prüfung: Potentielle Prüfungsfragen in rot.

Inhalt:

- 1 Grundlagen → chips
- 2 ASIC-Fertigung
- 3 CMOS-Logik
- 4 Design-Flow
- 5 Speichertechnologien
- 6 ASIC-Zieltechnologien → VHDL
- 7 Temperatur & Verlustleistung
- 8 Datenblatt-Angaben
- 9 Synchrones Design & Metastabilität
- 10 Defekte
- 11 Test
- 12 Logikanalysator

Taschenrechner (nicht programmierbar)
Beispiele können sich WTH
mind. 49 < 48 ist negativ
Pro Theorie 4-8 Punkte

KV Diagramme kommt fast immer + AOI / OAI 1,5 h

Beispielfragen

(1 Wo für FR max!)
(Stoff erklären nicht)

Literatur:

- Digital Design - Principles & Practices
- Buch 2

Allgemeine Erkenntnisse

laufzeit

Reaktivität (mehr als High/Low)

Temperatur

parallele Prozesse → nicht alles nötig der Reihenfolge


Modellierung v. Algorithmen

Hierarchien

Fehlermodelle

Dies sind alles Modellierungen

konzepte, die sie aus R, C etc.
aufbauen



Grundlagen

Physik - elektromagnetisches Feld, Thermodynamik

Transistoren - Schwellspannung, Ausgangstrom

Schalter - Steuerg

} Diode

Gatter - logische Regel / Verknüpfung

Transistor: (Halbleiter)
= Halbleiterbauelement
= steuerbarer Widerstand

ALU: arithmetic logic unit

Assembler: übersetzt Assembler in Maschinensprache

Registerausfert RTL (Abstraktionsebene von integrierten Schaltkreisen) High level Darstellungen, ALU

Assembler - Registerfile, Befehl, Sprung

Hochsprache Datentyp, Zuweisung

Algorithmen Reiter, Signalverarbeitung

Bezeichnung	Schaltsymbol nach IEC 60617	ANSI Schaltsymbol	Boolescher Ausdruck	Wahrheitstabelle															
AND	a ————— & ————— b ————— y	a ————— b ————— y	$y = a \& b$	<table border="1"> <thead> <tr> <th>b</th><th>a</th><th>$a \& b$</th></tr> </thead> <tbody> <tr> <td>0</td><td>0</td><td>0</td></tr> <tr> <td>0</td><td>1</td><td>0</td></tr> <tr> <td>1</td><td>0</td><td>0</td></tr> <tr> <td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	b	a	$a \& b$	0	0	0	0	1	0	1	0	0	1	1	1
b	a	$a \& b$																	
0	0	0																	
0	1	0																	
1	0	0																	
1	1	1																	
OR	a ————— ≥ 1 ————— b ————— y	a ————— b ————— y	$y = a \vee b$	<table border="1"> <thead> <tr> <th>b</th><th>a</th><th>$a \vee b$</th></tr> </thead> <tbody> <tr> <td>0</td><td>0</td><td>0</td></tr> <tr> <td>0</td><td>1</td><td>1</td></tr> <tr> <td>1</td><td>0</td><td>1</td></tr> <tr> <td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	b	a	$a \vee b$	0	0	0	0	1	1	1	0	1	1	1	1
b	a	$a \vee b$																	
0	0	0																	
0	1	1																	
1	0	1																	
1	1	1																	
NOT	a ————— 1 ————— o-y	a ————— o-y	$y = \overline{a}$	<table border="1"> <thead> <tr> <th>a</th><th>\overline{a}</th></tr> </thead> <tbody> <tr> <td>0</td><td>1</td></tr> <tr> <td>1</td><td>0</td></tr> </tbody> </table>	a	\overline{a}	0	1	1	0									
a	\overline{a}																		
0	1																		
1	0																		
NAND	a ————— & ————— o-y	a ————— b ————— o-y	$y = \overline{a \& b}$	<table border="1"> <thead> <tr> <th>b</th><th>a</th><th>$\overline{a \& b}$</th></tr> </thead> <tbody> <tr> <td>0</td><td>0</td><td>1</td></tr> <tr> <td>0</td><td>1</td><td>1</td></tr> <tr> <td>1</td><td>0</td><td>1</td></tr> <tr> <td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	b	a	$\overline{a \& b}$	0	0	1	0	1	1	1	0	1	1	1	0
b	a	$\overline{a \& b}$																	
0	0	1																	
0	1	1																	
1	0	1																	
1	1	0																	
NOR	a ————— ≥ 1 ————— o-y	a ————— b ————— o-y	$y = \overline{a \vee b}$	<table border="1"> <thead> <tr> <th>b</th><th>a</th><th>$\overline{a \vee b}$</th></tr> </thead> <tbody> <tr> <td>0</td><td>0</td><td>1</td></tr> <tr> <td>0</td><td>1</td><td>0</td></tr> <tr> <td>1</td><td>0</td><td>0</td></tr> <tr> <td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	b	a	$\overline{a \vee b}$	0	0	1	0	1	0	1	0	0	1	1	0
b	a	$\overline{a \vee b}$																	
0	0	1																	
0	1	0																	
1	0	0																	
1	1	0																	
XOR	a ————— $\neq 1$ ————— b ————— y	a ————— b ————— o-y	$y = a \oplus b$	<table border="1"> <thead> <tr> <th>b</th><th>a</th><th>$a \oplus b$</th></tr> </thead> <tbody> <tr> <td>0</td><td>0</td><td>0</td></tr> <tr> <td>0</td><td>1</td><td>1</td></tr> <tr> <td>1</td><td>0</td><td>1</td></tr> <tr> <td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	b	a	$a \oplus b$	0	0	0	0	1	1	1	0	1	1	1	0
b	a	$a \oplus b$																	
0	0	0																	
0	1	1																	
1	0	1																	
1	1	0																	
XNOR	a ————— $\neq 1$ ————— o-y	a ————— b ————— o-y	$y = \overline{a \oplus b}$	<table border="1"> <thead> <tr> <th>b</th><th>a</th><th>$\overline{a \oplus b}$</th></tr> </thead> <tbody> <tr> <td>0</td><td>0</td><td>1</td></tr> <tr> <td>0</td><td>1</td><td>0</td></tr> <tr> <td>1</td><td>0</td><td>0</td></tr> <tr> <td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	b	a	$\overline{a \oplus b}$	0	0	1	0	1	0	1	0	0	1	1	1
b	a	$\overline{a \oplus b}$																	
0	0	1																	
0	1	0																	
1	0	0																	
1	1	1																	

verschiedene Abstraktionsebenen

VO: Gatter, Schalter und ihre Optimierungen

CAC?

analog: alle Punkte /spannungspegel interessant

digital: Unterscheidung high / low

Spannungen: analoges Signal mit digitalen Logikpegeln

"Jetzt neu: digital"

↳ einfacher zu bedienen

↳ reproduzierbar (wieder)

↳ billiger (Trend)


↳ weniger Fehleranfälligkeit

Warum digital?

- Störfester (wenn Fehler dann markant)
- Speichern (analogsignal speichern ist schwieriger) Computer ohne Speiermöglichkeit
- Reproduzierbar
- Programmierbar
- Einfache Schaltung (Fertigung)
Zusammensetzung

... aber IRL ist Analog! → Digitale Behandlung erlaubt höheren Abstraktionsgrad

Temperatur, Spannungssignale ...



Flanke:
Zeitpunkt ↑
stiegend $0 \rightarrow 1$
fallend $1 \rightarrow 0$

Boolesche Algebra

⇒ AND

• const → Ausgang ist immer 0

• BUF nur 1 signal bearbeitet

• OR

• X-OR

• INV (kopiert)

• NAND (not and)

• NOR

• NINV = BUF

Inverter (NOT)



AND



OR



Maschieren
• Sperrt Einpäpl

• Dinge zusammenführen


INV(Eingang & Ausgang) → und zu oder

Interrupt - Mask


Kombinatorische Logik

hängt nur von Eingang ab

Inverter (NOT)




AND




OR



NAND




NOR



XOR



XNOR



dreht um

$$1 \wedge 1 = 1$$

$$0 \vee 0 = 0$$

$$\neg(1 \wedge 1)$$

$$\neg(1 \vee 1)$$

alle Funktionen darstellbar
(wegen demorgan!)

Antivalenz

Äquivalenz

Bei passivem Inversion (Trojaner)
Addierer, Halbaddierer, Parity

Einung Ausung

Maskieren: AND 0 \Rightarrow 0 erzwingt Sperrung der Eingänge (nur 1)


OR 1 \Rightarrow 1 erzwingt Sperrung der Eingänge (nicht beide)

Einung Ausung

Zusammenführen: AND 0 \Rightarrow 0

OR 1 \Rightarrow 1

Wenn man die Eingänge und Ausgänge invertiert, wird $\text{AND} \leftrightarrow \text{OR}$



Multiplexer




Auswahl aus mehreren Signalen

n Dateneingänge $\rightarrow \log_2 n$ Adresseingänge



Threshold Gate

bei $>k$ Eingängen geht Schaltung auf 1.




Parity

XOR even parity



XNOR odd parity



Anwendung:



Register, Schieberegister, Serielle Paralleler Konverter, CRC Generator, FSM ...

Sequentielle Logik

hängt von Eingang und Zustand ab

enthält explizite Speicherelemente / speichert durch Rückkopplung $s_j \Rightarrow$ hat inneren Zustand
(wird bestätigt und so gehalten)

Zustand durch Vergangenheit bestimmt (Fernsehlaufstärke)



Setzen: $S \rightarrow Q = 1$


Löschen: $R \rightarrow Q = 0$

Halten: S, R inaktiv $\rightarrow Q$ hält

$Q = Q_N$
weil S, R gleichzeitig
aktiv sind
Timing mit
"Kavern"

SR Latch mit Enable

wie SR Latch; S, R inaktiv wenn enable = 0
Enable steuert S, R
 $EN = 1 \rightarrow S$




Wenn bei Enable nichts geschallen

ist, geht das Ding nicht




Problem: Es kann "Metastabilität" auftreten!

D Latch



Eingang für D ... Data

Set/Reset gleichzeitig nicht mehr möglich
($Q_N = \neg Q$)



Latch

vs

Flipflop

Periode bewirkt Zustandsänderung

bei aktiver Taktflanke

kein Taktsignal

synchron: mit Taktflanke parallel nur


D ~ Flip Flop

CLK ist wichtigstes Element

$D \rightarrow Q_N \rightarrow Q$

ENABLE ist nicht immer Aktiv

nur hold / übernehmen




PR: Ausgang von Flip flop aufgrund von Flanken bestimmen

Latch

CLK low \rightarrow undurchlässig

CLK high \rightarrow durchlässig



D-Flipflop

steigende Taktflanke

Clock Enable

\rightarrow steuert Übernahme von D nach Q


\rightarrow Es werden nicht immer alle Funktionseinheiten benötigt

Preset erzwingt $Q = 1$
Clear erzwingt $Q = 0$

for initialisierung wichtig!
(Durch spez Gitter)


D	CLK	PRE	CLR	Q	Q_N
0	↑	1	1	0	1
1	↑	1	1	1	0
0	1	1	1	Letz.Q	Letz.Q_N
1	1	1	1	Letz.Q	Letz.Q_N
0	1	0	1	0	1
1	0	0	1	0	1

preset
clear



(Ohne Takt ist alles initialisiert!)


Toggle Flip Flop




mit jeder steigenden Flanke ändert sich der Ausgang (Taktänderung)

toggle: bei aktiver Flanke wird Ausgang invertiert
 \searrow Umschalter

hold: Q hält Zustand bis zur nächsten aktiven Flanke



JK Flip Flop (jump and kill)




\rightarrow ähnlich Mux, Toggle FF


\rightarrow J - Set Eingang
K - Clear Eingang

$J = 1$ setzt

$K = 1$ löscht $J \wedge K = 1 \rightarrow$ toggle (definiert, nicht instabil)



Some random shift ... ?




Takt ist verschoben \rightarrow timing durch einander für Register schlecht!

Seriell - parziell Konverter

\rightarrow Kette von DFF als Schieberegister

\rightarrow Aktive Taktflanke: 0 des vorherigen FF als D übernommen

\rightarrow LOAD $\xrightarrow{\text{Hinweis}}$ Datenwort synchron übernommen
 \rightarrow Hinweis legt Q als D an



Linear Feedback Shift Register

\rightarrow für Polynomdivision

\rightarrow arbeitet zyklisch

\rightarrow full length LFSR hängt von Auszäpfen (Polynom) ab


\rightarrow hat Eigenschaften einer Zfolge

Finite State Machines

synchrone Zustandswechsel

Moore: Ausgangssignal durch Zustand

Mealy: Ausgangssignal durch Eingang und Zustand



Bsp: Ampel braucht Kombinatorische Logik
nicht nur 0/1

Zustand: 3 Register \rightarrow 8 Zustände

PR: Blöcke für Zustandsdiagramm / Beschreiben

Boolsche Algebra

Identität, Nullelement, Indempotenz, Komplement, Involution, Kommutativität, Assoziativität, Überdeckung, Kombination, Distributivität

$$\text{De Morgan} \quad \neg F(x_1, \dots, \wedge, v) = F(\neg x_1, \dots, v, \wedge)$$

Shannon: 1 Variable loswerden \rightarrow Variable auf 1 setzen (HDX maskiert)

$$(a \wedge b) \vee (b \wedge c) = (\underbrace{b \wedge (a \wedge 1)}_{b=1} \vee (1 \wedge c)) \vee (\underbrace{1 \wedge (a \wedge 0)}_{b=0} \vee (0 \wedge c))$$

Minterm: UND von Variablen $\wedge \neg$ (Variable ≤ 1)

Maxterm: OR $\vee \neg$ (Variable $\leq 1!$)

KV Diagramm

KNF: Nuller DNF auslesen \rightarrow Invertieren

DNF: 1 bei OR



PR KNF, DNF angeben

KNF: 0 bei AND


ASIC Fertigung

MOTIVATION:

Integrated Circuit; schneller, kleiner, leistungsfähiger, billiger, störsicherer

Technology Roadmap ITRS → (Moores Law: Halbleiterindustrie wächst sehr schnell an!)

1971 - 2000 Trans ~ 2008 $731 \cdot 10^6$ Trans



Rechner werden schneller durch Microchips, Speicher wächst nicht so schnell ⇒ Cache



5 GHz war/ist die Obergrenze

Digitale Logik

Isolierung: Silizium Dioxid SiO_2 (0 Kelvin)

Schaltbare Verbindungen: Dotiertes Silizium (Silizium & Germanium)

Feste Verbindungen: früher PolySi, heute Kupfer, Aluminium



Dotieren:


• n-Dotierung: Elektronenüberschuss (Elektronendonoratoren) Arsen, Antimon

• p-Dotierung: zu wenig e^- (Elektronenakzeptoren) Bor, Indium

→ es gibt auch Dotierungsstärke!, Legierung ist eine Art Dotierung

pn Übergang: keine Leitung aber mit elektrischen Feld angeleitet führt Strom zw np

Metall Oxid Semiconductor Transistor



Source

Drain

Gate


Basis

4 mögliche Beschaltungsarten




Chip Fertigung

- Sand ~99% Reinheit durch Tiegelziehen (rund!)
- Runterschneiden → es entstehen "Waffer"
- Muster hineinätzen mittels Photolithographie
- Zerschneiden (je größer desto weniger Verschnitt)
- testen (kaputte markieren) mit Prüfpunkten
- Packaging: Gehäuse mit Anschlägen (Flip Chip → kein Package)
- Bonding: Drehk mit Kontakten auf Packaging pins




Photolithographie - Prozess:



Wozu dienen die Masken?

Wie wird Licht richtig fokussiert?

Laserstrahl Elektronenstrahl



Wafer (waffer)

Feature size 1

Maß für Technologiefortschritt

Kanallänge $2L \rightarrow 0.014\mu m$ (haar $100\mu m$)

feature size wächst → Transistor kleiner, schneller, leistungsfähiger

Prozessparameter:

Kanal Länge $2L$, Breite $3L$

Oxid Dicke $T_{ox} < 1nm$

Diffusionsbereich Länge $3L$

Aber: Je geringer die Spannung U , desto weiter muss man Frequenz senken!

Metallverbindungen Breite $3L$, Abstand $3L$

Subthreshold

Größe der Dies bleibt konstant

Interconnect:

Verbinden der Leiterbahnen (früher Löcher, heute Isolation & Vias)

Moderne Formen von Chips

SOC - System on a Chip

Früher: Für jede Funktion ein anderer Chip

Heute: IP module, Schaltbilder, Codestücke auf 1

SOC-Pro: Kosten, Performance, Größe



SOC-Contra: Komplexität (mehr Prozessschritte), nicht alles integrierbar, suboptimale Technologie

MCM - Multi Chip Modul: Mehrere Dies planar → kleiner, billiger

mems: Hebelarm aus Silizium auf Chip (Widerstand für Beschleunigungssensoren)

Stacked Die Package: mehrere Dies gestapelt, Entfernung Thermisch

↳ Through Silicon Via (TSV)



Grenzen der Technologie:

Miniaturisierung: Elektron ist kleinstes Ladungssymbol → Quantenphysik

Materialien:

Isolatorproblem: nicht so belastbar (zu hohe Feldstärke 😕)

$1V/m \rightarrow 1nV/m$

Tunnelströme: steigen exp(x) bei kurzem Kanal (isoliert nicht 100%)
Gate-Oxid

$1GV/m \rightarrow 1V/nm$

Quantenmechanik

Wellenlänge von Licht, Molekülgröße Photolack, thermische Leitfähigkeit begrenzt, Kosten

Wafer Dotierung stört im Silizium → Silizium an Isolator

Transistor der Zukunft: strained silicon, Gate aus Metall, High k, SOI, 3D → Gate beidseitig

SOI: Isolator als Träger

Tinfet: 3 Kanäle

Alternativen:

Quantencomputer (ja)

Nanotubes (vielleicht)

Molekular Elektronik (eher nicht)

Geschwindigkeit: Wellenausbreitung (natur)

Ladungsvorgänge (unvermeidbar) ↗ Verzögerung

Bewegung Ladungsträger (unvermeidbar)

Mit welcher Geschwindigkeit breite sich eine Welle aus?

Komplexität: Aufwand, Design Crisis, Ausbaute, Anzahl an Pins, Leistungsverbrauch

Multiprozessorchips: parallel programming


Aufbau logischer Gatter

n Kanal Enhancement MOSFet


Feldeffekttransistor

3 Anschlüsse: Gate, Drain, Source

Funktioniert wie ein Schalter (eigentlich analogen Bauelement)



Spannung am Gate und Source → sperrt, kein Stromfluss
Schwellspannung $U_{th} > 100 \mu V$
Spannung am Gate, Source, Drain → Stromfluss



(Fast) kein Strom für Energiefluss nötig → energieeffizient

Bipolartransistor hat immer Basisstrom für Funktion

Was passiert im Fet:


p \rightarrow 3 1 zu wenig
n \rightarrow 5 1 überschuss

elektrische Kraft
"Gitterkraft"


U_{GS} bewirkt elektrostatisch

$U_{GS} = U_{th}$ p Si lädt auf \rightarrow Elektronen passieren

Potentialunterschied von n und p \rightarrow Gatter sind schneller bei hohen Temperaturen



Eingangskennlinie



Schwellspannung über Dotierung einstellbar

Leakage current (Strom der Fließt obwohl es aus ist)

Je höher Schwellsp desto langsamer Trans.

Ausgangsstrom I_{DSS} : Maximaler Strom den fet bei "Schalter geschlossen" führen kann; Reproduzierbar über Kanallänge L: Kanalbreite W \rightarrow Formfaktor

Formfaktor: $\frac{W}{L}$ $W > L$ guter Leiter, großes W, größerer Transistor (Treiberstärke verstetigbar)

p Kanal fet um Faktor 2 schlechter als n Kanal fet

n Kanal fet


logisch 1:	schwach geschlossen	$1 - \frac{1}{W}$	1
logisch 0:	stark offen	$0 - \frac{1}{W}$	1

p Kanal fet

logisch 1	offen	strong
logisch 0	geschlossen	weak

Source-Schaltung


ist besser als



Spannung wird invertiert

Strong 0

Sourcefolger






weak 1

CMOS Logik

Kombi von pKanal & nKanal
↳ beide logischen Pegel aktiv
0 1 1 gleichzeitig
Zueinander komplementär

Kombinatorische Logizellen


Cmos Inverter (2 Transistoren)




Technologie:

B-Anschluss "ganz unten"


pFet in nFet integriert (Gates breiter)




NAND



NOR



Buffer



2 Inverter, sonst nur schwache Wirkung


p Stack: aus pFet Aus: 1

AND durch Serie

OR durch Parallel

Invertierter Eingang

$$F(\neg x_1, \dots, x_n, v, \wedge)$$



n Stack: aus nFet Aus: 0

AND durch Serienschaltung

OR durch Parallelschaltung

Invertierter Eingang

hier AND/OR mit Inversion am Schluss

$$\neg F(x_1, \dots, x_n, \wedge, v)$$

Open drain

Tristate:

P ein $\rightarrow \text{V}_{\text{DD}}$ mit GND \rightarrow geht nix (Kurzschluss)

aus aus \rightarrow "Tristate", meistens Floating Pin (0/1/nix)
mehrere Ausgänge zum Schalten, nur einer aktiv

Wie funktioniert Tristate?


kein p Stack (Ausgang 0 durch nStack erzwungen)

ist ein "And" Schaltung, Ausgang 1 durch $R \rightarrow$ Spannung bei groben Stößen

RC braucht länger als Gate Delay

Was ist Unterschied zu Tristate / Open drain?


AOI:



- ↳ Gleichung aufstellen $n \text{ Stack} = \text{Strong } 0$
- 2) Inversion zu Eingängen $\rightarrow p \text{ Stack} = \text{Strong } 1$
- 3) AND \rightarrow Serie
OR \rightarrow Parallel

N Stack aus AOI / OAI bauen
Inverter dazuschalten (\rightarrow was passiert...)

OAI:




n Stack bauen \rightarrow für p Stack: n Stack komplett invertieren, Serie parallel schalten

BSP Alarmanlage


p Stack zeichnen, n Stack zeichnen, verknüpfen

Transmission Gate



- p Kanal / nkanal fet parallel \Rightarrow INVERTER
- Schaltbare Verbindung zw 2 Leitungen
- bei A unbekannt ob high / low
- Buffer: nicht schaltbar
- \Rightarrow Transmission Gate ist schaltbar


MUX mit Transmission Gate



XOR


als Transmissiongate, 3 Eingänge, einer als schaltbarer Inverter (ungünstig) \rightarrow 2 Transistoren in Serie :

Lösung: XOR als AOI - NOR Gatter davor



Getakteter Inverter

- wie TG
- Signal invertiert, Takt = Steuersignal
- Inverter + Schalter \rightarrow getakteter Inverter
- einlaufen benötigt Zeit: hold & set
- Buffer am Ende um Bitflip zu verhindern



Bei Latch & Flip flop


Gatereinheit GE

2 Transistoren \rightarrow 0,5 GE
4 Transistoren \rightarrow 1 GE

Latches Transparent, Hold (Setup Time & Hold Time)

Decision Window: Wenn Schalter betätigt, dann fix (bei Flanke metastabil!)



BSP Speicher kann immer metastabil werden → Grenze muss immer verschwinden




Aufwand: $7 \text{ Inv} + 2 \text{ TG} = 18 \text{ Trans} \Rightarrow 9,5 \text{ GE}$

D Flip Flop Data, Clock

2 latches in Master - Slave



Theoretischer Aufbau mit TG



Theoretischer Aufbau mit TG
Speicher kann immer metastabil werden
→ Grenze muss immer verschwinden

4,5 / 13,5

Wid klein | L groß



8 / 1,8 breiter weil p-Kanal fet (wg Löchen)

6 / 1,8

SR Latch: Metastabilität (Kurzer Plus, gleichzeitige Aktivierung)

Register Array aus Flip Flops

Speicher: FlipFlop, SRAM, DRAM ($D \rightarrow S \rightarrow D$)



Fet als Widerstand

⇒ Ausgangs I abhängig von Ausgangs U → saturation reach

⇒ Formfaktor W/L

TTL
Transistor - Transistor - Logic
Durch Bipolartransistoren
Stromverstärkung von 50 oder 100 fach
74xx früher Bipolar

Bipolare Logikfamilien

ECL
Emitter Coupled Logic
Schnelles Umschalten
nicht kompatibel zu CMOS/TTL
Glasfaser
→ Umschalten von Stromplatten

Bi CMOS Logik
hohe Ströme (Motoren etc.)


BSP Autobeschleifer
Kontaktfehler Tastrelais
↓
extern löken, Treiber im Baustein

Design Flow eines ASIC

VHDL

Y Diagramm (Denkhilfe)

Sichtweisen auf Schaltung: Verhalten, Struktur, Geometrie



Konvergenz: Design Flow

Designschritte beschreiben Prozessübergang

- Specs - Exakte Formulierung des Produktes (zB Synchronisationszeitpunkt, viele non functional Parameter)

Validation

Design Entry - Specs in Computer / Compiler übersetzen / Basis / Dokumentation → Möglichkeiten

Behavioural Simulation

Compilation - verhaltensbasierte in strukturelle Darstellung (Analyse, Elaboration, Transformation, Minimierung, Timing Analyse)

Functional Simulation

Technology Mapping - Target Library → Zieltechnologie festlegen (Generische Gatter auf Logikelemente)

Pre Layout Gate-level Simulation

Partitioning und Placement - Designaufteilung (wenige Verbindungen, Größe, Speed, Verlustleistung) & Verteilung Logikelemente / Platzierung & Routing

Post layout

Manufactory & Download

Test

Chip Complete

Ebene	Verhalten	Struktur	Geometrie
System	Inputs : Keyboard Output: Display Funktion: Umrechnung,...	Speicher ↔ CPU ↔ IO Control	Q1 GND PLCC84 VDD IO DO DIO A7 A5
Algorithmisch	while input Read „Schilling“ Calculate Euro Display „Euro“	Speicher μP IO-Ctrl RS232 Interface PS/2 Interface	μP PS/2 IO-Ctrl RS232
Registertransfer (RTL)	case A when '1' then nextB <= C; nextstate <= idle;	RAM → Register → ALU Counter	REG ALU Counter
Logik	D = NOT E C = (D OR B) AND A	E → NOT → AND2 → C B → OR2 → C	INV1 AND2 x3 OR2
Schaltkreis	$\frac{dU}{dt} = R \frac{dI}{dt} + \frac{1}{C} + L \frac{d^2I}{dt^2}$	[Circuit diagram]	[Circuit diagram]

Detaillierte Auflistung des Design Flows

FBGA - Ball Grid Array
BUS - Ein Weg viele Daten

① Specs

② Design Hierarchie:

Volladdierer aus 2 Halbaddierern
Vectorized instance (Parallelshaltung \rightarrow BUS)
Schematic Entry $\hookrightarrow 1:4 : 4$ Bit Latice

BCD (Binary Coded Decimal) 0001 - 0111 \rightarrow 0 - 7

③ SW vs HW

Hochsprache vs VHDL \rightarrow alle in Assembler

Compiler \nearrow SW: Zeifreie Beschreibung, Funktion ohne Timing
 \searrow HW: Timing notwendig!

"file open" / "wait" in HW nicht implementierbar
 \rightarrow VHDL (nur für HW konzipiert)
 \rightarrow Verilog - Simulationsprolgle
 \rightarrow C

④ Optimierung: Kosten & Nutzen

Synthese: Optimiervriterium (speed \times area \times effort) OK

Raudbedingungen (Timing, Power, Sperren) einhalten RB

⑤ Strategien für Partitioning:

Konstruktiv - Zamsköpfchen
Iterativ - Sackauftilung, 2 Elemente vertauschen \rightarrow in Richtung optimum
Simulated Annealing: Schmetzgel \rightarrow je kühler umso weniger will ich Versaldeierung.

⑥ Placement

Floorplanning

Placement

Grundproblem: Leitungen optimieren bevor sie belegt wurde

\hookrightarrow Lösung: Heuristik

Delay: Gitter, Leitungen

massives Problem zw Gate Delay & Interconnect Delay

⑦ Routing: Verbindungsherstellung

Interconnect - half pitch zeitversatz

CLK: minimaler Delay / Skew (Treiber & Buffer zum Ausgleichen)

Stromversorgung: Strom $\frac{1mA}{mm^2}$ maximal, sonst Elektromigration \rightarrow chip stirbt
 \hookrightarrow Gewollige Stromdichte!!! 0,5 mA zu 230V!

Wir haben: Positionen, Library, Routen ...



Simulatoren: Kapazitive Kopplungen, ...

Was versteht man unter Back-Annotation?

Verifikationsschritte

Validation - "Do I built the thing right or do I build the right thing?

Simulation - "If SW Developer had to build planes" Flugzeug

ASIC - sehr nur Pins außen! (Zugänglichkeit)

Fertigungskosten, Dauer, Prototypen

Testbench: Hardwarecodierung von TR in größere Beschreibung → Signale durch → ändern

ist keine Garantie!

Arten von Simulationen (auf allen Ebenen)

Behavioral Simulation: Testbench, specs, what's happening ...


Des → Beh. → Syn

Functional Simulation: Code richtig interpretiert, Timing!

Syn → Fun → Tech

Pre Layout Gate Level Simulation: Latch, FlipFlops

Post Layout ... Simulation: Timing Wichtigster Schritt



Simulation notwendig, aber nicht


auf allen Ebenen, auf jeder

Fall Post Layout Sim!

Vielen Sims gut zum genauen Fehlerorten.

→ Fehlermaskierung fällt auf!

Ablauf einer Simulation:




sign-off: Vorlagen von mixed level/mode als "Abkommen"


BSP | Annahme: vorher stabil

		event	A	B	N	Y
0	0-(vor Use!)	init	1	0	0	0
0	0+(restetig, findet periodisch, ist empfohlen)	A↑	0	0	0	0
1		B↑	0	1	0	0
2		A↑	1	1	0	0
2+△		N↑	1	1	1	0
3		B↓	1	0	1	0
3+△		y↓	1	0	0	0
2+2ns=4		N↓	1	0	0	0
2+3ns=5		Y↓	1	0	0	1
3+3ns=6		Y↓	1	0	0	0

Signal Resolution Table für ein OR Gatter



Abbruchbedingung angeben



△ ... Virtuell

Schaltung neigt zu Glitches: (Problem von 3 und 3+△) bei puls Schaltung eigentlich wurst.


Statische Timinganalyse

Prototyp: notwendig, nicht hinreichend wegen Cornercases

wie lange muss Taktperiode sein, dass sich "logikwolke" ausdeilt? \rightarrow Backtracking (langsamer)

$$\frac{1}{f_{cell,max}} = \max(t_{delay,DAT\downarrow,ij}) + t_{su} \dots - \min(t_{delay,D,CLK,i})$$

[nur lagsamstes und rekt das als Timing]



Library Databook

charakterisiert verfügbare Basiszellen, definiert Timing (Variationen durch Derating-Faktoren)

$$t_{delay} = t_{int} + C_{load} \cdot t_{ext}$$


Hohe Temperatur und niedrige Versorgung verlangsamt den Chip

W-L einstellen: W-L größer \rightarrow Kapazität steigt

$$Max \cdot t_{delay} = t_{int} + C_{load} \cdot t_{ext}$$

Fixes Delay & Lastabhängiges Delay

BSP: D0↓ schneller, aber starker Lastabhängig



from input	t_{output}	intrinsic	extrinsic (ns/pF)
D0↓	2↓	1.42	2.10
D0↑	2↑	1.23	3.66
D1↓	2↓	1.42	2.10
D1↑	2↑	1.23	3.66
SD↓/↑	2↓	1.42	2.10
SD↓/↑	2↑	1.08	3.66

Derating Factors

Kühl: schneller Warm: langsam
wenig Spannung: langsam viel Spannung: schnell

Corner Cases: beliebt \rightarrow Wahrscheinlichkeitsverteilung

	4,5V	4,75V	5V	5,25V	5,5V
-40°	0.77	0.73	0.68	0.64	0.61
0	1	0.93	0.87	0.82	0.78
25°	1.14	1.07	1	0.94	0.9
85°	1.5	1.4	1.3	1.26	1.2
100°	1.6	1.48	1.41	1.34	1.28
125°	1.76	1.65	1.56	1.44	1.41
Worst Case					

WORST Case: 1.76 (fast doppeltes delay!)

Formale Verifikation:

vollständige Überprüfung \rightarrow Darstellung des Designs als Modell (gibt Deadlock? wird Zustand A erreicht?)

modell Model Checking \rightarrow Überprüfen von Bedingungen/Eigenschaften
vollautomatisches, kommerzielle Tools, pass/fail, Nachträgliche Prüfung

& Equivalence Checking \rightarrow Übereinstimmung von zwei Modellen

formal Formel: manuell, mathematisch, Parameter als Variable, Design Entklemmungen

Design Tools

unab
hängig } Design Entry, Logic Compiler,

Simulation, PPR

Laufzeit erst wenn es fertig ist \rightarrow Heuristiken zur Berechnung verwenden

Speichertechnologien

Speicher: strukturierte Anordnung von Informationsträgern


Speicher: strukturierte Anordnung von Informationsträgern

Funktionsprinzip:

Analoger Speicher: Magnetisiert, Lichten bei alten Kinofilmen

Digitaler Speicher: 1 bit = 1 Informationsträger mit 2 unterscheidbaren

BSP Optischer Speicher



Ladungszuständen

Spannungsregeln

Magnetisierungsrichtungen Festplatten

Topologien (Spiralvorgang)

optischen Reflexionseigenschaft BluRay

Eigenschaften

im Betrieb beschreiben: Reg File, Read/Write Memory

im Betrieb nicht beschreiben: Read only Memory (ROM) → non volatile (nicht flüssig), schreibgeschützt

nur schreiben, nicht lesen: Write only ROM, Log File (Blackbox)

Auslesen von Speicherinhalten im Betrieb immer möglich!

Speicherzugriff:

Random Access: Wahlfrei
zu jedem Zeitpunkt zugreifen mittels Adresse

FILO: First in Last out (keine Adressen notwendig!) $a_1, b_1, c_1, d_1 \rightarrow [d \boxed{c} \boxed{b} \boxed{a}] \rightarrow d, c, b, a$

FIFO: First in First out (Adresse nötig, mehr Rechenaufwand) $a_1, b_1, c_1, d_1 \rightarrow [a \boxed{c} \boxed{b} \boxed{d}] \rightarrow a, b, c, d$

NVM: Non volatile Memory (Inhalt bleibt erhalten) ROM, Harddisk, CDROM

VM: Volatile Memory (weg, wenn Strom aus) Ram, SRAM, DRAM


BSP

FPGA → serial ROM

(Festplatte - mischform, Wahlfrei, kriegt aber erst wenn Daten "vorbeikommen") Festplatte → Zugriff abh. von Position

Arten von Speichern

speziell FIFO, FILO




MRAM: Speicherbauslein mit Bitzellen auf magnetischer Basis
nicht flüssig

RWM und ROL sind beide RAM

ROM (Read only memory)

- Adresse anlegen → Daten raus
- Jede kombinatorische Logikfunktion kann dargestellt werden
- Kombinatorisches Bauelement




Anwendung: Logikfunktion, Prozessor (Befehlscode), Decoder, Linearisierung,

[BSP] Tabellenberechnung: EEPROM als Befehlsspeicher

	Adresse	Daten
0x08	00001000 00010100	add r1 r2 r5
0x09	00001001 01001001	cmp r2,r0,r4
0x0A	00001010 11000101	leq r4,r7,r3
0x0B	00001011 11100010	or r7,r6,r5
:		
		EEPROM


[BSP] Wahrheitstabelle



[BSP] Gray Decoder





[BSP]



Prinzip:

- 1) Decoder wandelt Adresse um (ausgänge invert)
- 2) Bits von Datenwort in Spalten → Full up auf 1
- 3) Diode an Kreuzpunkt von Spalte/Zeile → auf 0 (sonst 1)
- 4) Programmierung: Sektoren von Dioden

2 Adressbits → 2^2 Möglichkeiten!




Problem: ≥ 2 Adressbits → 2^n Gates mit n Eingängen!
 $1M \times 1ROM \rightarrow 1048576$ Gates mit je 20 Eingängen!

Lösung: 2D Codierung

Decoder: Je Ausgangbit 1 AND mit je 1 Eingang (teilweise Inv.) → genau 1 spricht an

MUX: Je Eingangbit 1 AND mit je 1 Adressbit + 1 Datenbit

↪ Alle ANDs vereinigt!



Mask ROM:

Dioden seien oder nicht (als Transistor realisiert)

Maske → Jeder Fehler ist fatal (Speicher nicht veränderbar)

Fertigung

PRO: Billig, Störfest, nicht programmierbar

Mehrere Datenbits → mehrere Arrays (BSP McDonalds Spielzeug)

Floating Gate (ex):

Gate hat keinen Anschluss → Tunneleffekt
 Programmieren → wird Ladungsträger: Schwellwert


Störungen: Bit fällt um (nur bestimmte # von Prog. Zyklen) ~10.000

OTP ROM

PROM Überall Dioden selbst programmieren (1x brennen)

[BSP] 3 bit Decoder, 2bit Mux
 möglichst quadratisch → hoher Gewinn
 z.B. MUX 4x4 bauen (array!)

ROM Timing:



UV EPROM:

Transistoren mit Floating Gate

Erasable

Löscharbar mit UV (Fenster - zukleben)

Störfestig

Daher RegFile: Jagdieren, alles ausgleichen

EEPROM:

Wie UV EPROM

electric Einzelne Zellen lösbar (elekt. Feld)
 erasable Write dauer

≈ 10.000 Zyklen pro Zelle

Warum haben UV Eproms Fenster? zum Löschen

Solid state drive

↳ Alterung, Isolator leiert aus

↳ als Repile ca. 10ms!

Steuersignale

Adressen : Speicherzellenwahl

chip select : "du bist gemeint"


output enable: Ausgangstreiber (low aktiv)



Datenbus, Ram, Peripherie

SRAM (static random access memory)

Aufbau:




Symbolisch wie Latchzelle

"Inverterschleife"

Inverterschleife wird von Latchzelle durch 2 Transistoren angesteuert
↳ 2p Kanal fet (1,0 erzwungen)

Vereinfachung



Kein Buffer nötig, weil geordnete Struktur!

Write: Kein Transistornotig (nur einfacher Fet) weil einer immer Strom

Kein Transitionale für Feedback notig (wenn Treiberstärke richtig) → Feedback schwach

Speicherzellen einfacher gehalten durch Verwendung von Steuerlogik und Ein/Ausgangsbuffer für alle Zellen

Steuersignale:

gleich wie ROM (Adressen, Chip Select, Output enable, Write enable)

Bus Zusammenhänge: Write & Read (in/output) über gleiche Pins geführt → Hälfte der Pins gespart

Readtiming wie bei ROM

Writetiming Daten müssen vorher & nachher eine Zeit lang stabil sein, Adressen müssen gehalten werden

Rising von Chip Select und Write Enable, Pulsbreite = Write (WP)

Synchrones SRAM

Eingangssignale Synchron in Register

Read Daten asynchron flow through output

Synchron: Pipelined output


Zugriffe: überlappbar, über Pipeline

Cache/Burst Mode: ganzes Paket einlesen (automatic. increment.)

DRAM

Aufbau

Bit wird als Spannung in Kondensator abgelegt (H1 / L0)
 Fet Schalter offen → Ladung erhalten
 Write (WR): Laden / entladen des Fet
 Read (RD): Auslesen der Spannung → Sense Amplifier (Auswertung)
 → konsumiert Ladung (Frequenz Back benötigt!)



H1; dr:
 Kondensator: geladen oder nicht?
 Schalter: schreiben und lesen

Refresh: Abfangen bevor bit kippt! ($10 \cdot 100\text{ms}!$)

Timer lädt C ständig auf $3 \cdot 10^{-15}\text{F}$

Steuersignale

halbe Adressanzahl
 Write Enable: RD oder WR → anderes muss stoppen!
 Row, Col hintereinander anlegen
 Ras Row Address Strobe
 Cas Column Address Strobe

Read Timing: Cas = Output enable

Flanke: gültig

Pegel: output enable

Ras weg → Zeile refresh

Write Timing: Column address an → lesen stoppen!

SRAM vs DRAM

Störfestigkeit: Einzelfall (nicht verallgemeinerbar!) ↓ wieviele Bits sind stand der Technik?

DRAM = 4 · SRAM
 6 · Trans → 1 Trans, 1 Colat

DRAM: hohe Speicherperiode, als Hauptspeicher

SRAM: höhere Leistung, schnell, kein Refresh, als Cache für embedded speicher

Zugriffarten

Page Mode: (2-fach schnellerer Datenzugriff in Row)

Zugriff → RAS active, RD-Adresse in Latch → Zugriff auf gleiche Row, nur CAS Pulse nötig

EDO: Extended Data OUT Ausgangssignal von OE → Überlappen von Zugriffen

Schematisierte Zugriffarten

Standard: row - col - data - row - col - data

Page Mode: row - col - data - col - data

EDO: row - col - data - col - data

SDRAM: row - col - - data - row - col

DDRAM: - - row - col - - data

SDRAM = Synchro Dynamic RAM nur eine Taktflanke)

DDRAM = Double Data Ram (Speicher einbellen → Taktein → Pipelinien)

Verwendet beide Taktflanken → wird schneller → ca. 50% von Tastverhältnis, sonst ist Timing dafüro!

DDR3 Signallaufzeiten, Reflexionen → noch schneller

standardisiert, geht bis in Leiterplatte (wie beschaffen, das Timing passt?)

MRAM

Aufbau:



"Spindependent tunneling"

Write: Magnet drehen (umpolen) → mittels Spule, Magnetfeld

Read: Strom → Tunnelstrom groß oder klein?

alternativ: GMR / Pseudo Spin Valve

Features:

non volatile

kleine Einzelspeicher wie Ram ansprechen

nicht für Cache

so schnell wie DRAM, 40% kleiner

Stromsparend

Multiport RAM

Ein Ramarray mit Werten, mehrere Ports greifen zu


Doppelte Steuerlogik für RD, WR, CS, OE + "BUSY" Signal

Doppelte Adressdecoder & Doppelte Interfaces (Pins)

Semaphor Bit: Koordinierter Zugriff auf gemeinsame Ressourcen

Setzen von S.Bit → Request
Lösen von S.Bit → Release

DPRAM mit integriert



Anwendung:

DPRAM: Adresse hat Bedeutung

[BSP] Temperatur: WD? Wie viel?

→ Daten nicht immer refreshed

Block: WR auf Adresse während RD

FIFO: Adresse simblos

Empty Flag: Blockieren

Kopplung von Zeitverhalten

FIFO Prinzip

nicht wahlfrei zugreifen, Speichert in Tiefe

WR/RD überlappbar

Flags: (Hilfe für Verkopplung von 2 Systemen, die Daten austauschen)

Full Flag: alle Speicherzellen geschrieben, noch nicht gelesen

Half full Flag (Half empty flag): Vornahme für Speicherverwaltung

Empty Flag: Keine Daten zum RD im Speicher (WR, sonst RD undefined!)

Ringspeicher: Daten listenweise sortieren (internes Pointermanagement)

Was lesen wo nix steht → Pointervergleich

Fifo voll: schreiben?

Writepointer = Readpointer?

Error detection & Error correction

Speicher schützen? \rightarrow Fehlererkennung mittels Redundanz
Hammingdistanz $D = 0 < D = 1$
 $4 \text{ bit for } 16 < 5 \text{ bit for } 16$

EDC Bitfehler erkennen

ECC Bitfehler erkennen & korrigieren

Parity: Prüfbit an Datenwort anhängen $D=2$

Hamming Code: Multibitfehler \rightarrow besser für breitere Datenworte

Blocksignatur CRC: Hash bilden \rightarrow Länger gespeicherte / übertragene Blöcke, in Hardware: Linear Feedback Shift Register, kein unbegrenzter Schutz!

Aliasing

ex:

Kondensator in CMOS?

-!-  Trenn kondensator

ex: <https://en.wikichip.org/wiki/intel/loihi>

Zieltechnologien

ASIC = Application specific Integrated Circuit

Die Aufbau → Interconnect (Metallisierung) 5-12 Layer
Zellen (Silicium) 5-10 layer (inkl Transistoren)

Full Custom ASIC: Alles vom Designer festgelegt
anwenderspezifisch

Standard Cell ASIC: Zellen in Library mit fertigen Bauelementen
CBIC (bereits geleset → funktionieren)
Block mit Anschlüssen.

BSP CBIC in Software:
Vorgefertigte Funktionen
Elemente sind Betriebsgeheimnis

Zellen Library

für Standard Cells, FPGAs, Gate Array Macros
von Hersteller / Vendor (koop. mit Hersteller)
vorgefertigte Funktionen

IP Core (fertige Funktionseinheit, kann als Macro eingebunden werden)

Hard Macro: Block Box (Leitbahnen, Dotierungen vorhanden)

Soft Macro (bevorzugt) selbst synthetisieren → technologieunabhängig, VHDL, System on a Chip

Gate Array (generische Lösung) MGA (Mask Gate Array)

Wafer haben Basiszellen → als Macros realisiert

Metallisierung von Anwender entschieden

Structured GA vs Structured Cell
↓
billiger
↓
weiter optimierbar
cores frei wählbar

-) channelless Gate Array: Trans. Anschlüsse wählbar, Kanäle besetzt, Interconnect: Unbenützte Trans.
-) channeled Gate Array: Trans. Anschlüsse fix, # an Kanälen frei → für Interconnect
-) structured Gate Array: (embedded GA) gewisse Stücke für RAM, ROM, Basiszelle frei gehalten

Programmable Logic Device: alle Layer fix, Interconnect programmierbar, vor. Matrix aus Macrozellen

ROM, PLA, PAL, CPLD, FPGA

ROM: (logik wandelt Adressen in Daten um)

- ↳ programmierung: EPROM (elektrisch lösbar), PROM & OTP (elektrisch permanent), mask progr. ROM
- ↳ Löschen: UV EPROM (UV lösbar), EEPROM (elektrisch)

Programmable Array Logic

PAL (nur AND Array)

PLA (AND, OR als Core programmierbar)

ASIC Technologien


		cell design	cell placement	cell connect
		user	user	user
FULL Custom				
semi custom	Standard Cell	library	user	user
	NGA { channelless channeled structured}	{ fixed	fixed	user
PLD	ROM PAL, PLA CPLD, FPGA	{ fixed	fixed	fixed also programmable!

3 Arten von Programmierbarkeit: Interconnect, Macrozelle, I/O Zelle

ASIC → Break Even (Marktanalyse)

FPGA (billig) → Massenproduktion teuer
CBIC (teuer) → Massenproduktion billig

Gewinnmodell



ASIC ~ 0,5 Jahre
FPGA ~ 1 Wo
selbst design :-)

Programmierbare Logic Devices (CPLD & FPGA)

programmierbar bei FPGA: Funktion in Macrozellen, Funktion in I/O Zellen, Auswählen oder Verbindungen

programmiert durch "schaltbare Verbindungen" (wenn Verbindungen weg ist es ein ROM Transistor)



irreversibel (durch thermische Zersetzung v Isolationsleicht)

irreversibel (gründliche Simulation)

non-volatile (bootfähig), radiationhard

SRAM Konfiguration

Kopierschutz

"in System" Speicher überschreibbar → volatile

X Alterungsprobleme (irgendwann wird nicht mehr gut isoliert)
"Kontaktwiderstand"

X störanfälliger, Platzbedarf

1ns delay (zw Wolfram, Si, Al)

EEPROM Konfiguration

non volatile, überschreibbar

so groß wie Antifuse


X störanfällig

Programmierbare Logikzellen - Macrozellen

HUX basierte Logikzellen: mittels Shannons Erweiterungstheorem (nicht zu verwechseln mit Microcontroller!)

Funktionsweise: Die Variablen / Logikfunktionen werden schrittweise mit 0,1 ersetzt \rightarrow HUX Baum? durch zweistufige Logik ersekbar


Jede Variable kann beim G-Teil angelegt werden



Realisierung: Inverter, AND, OR, Identität werden alle mit einem HUX dargestellt.

Alle können mit 2 Variablen (als Latches = $\frac{1}{2}$ FF) manche mit 3/4 Variablen

ACT 2: HUX hat 2 Eingänge



Look up table basierte Logikzellen (LUT)

Verknüpfungen von n Variablen eindeutig darstellbar (Wahrheitstabelle)

4 in 1 out (1 bit Speicher, 4 Adressen, Wahrheitstabelle) \rightarrow allg. als $2^n \times 1$ Bit

LUT theoretisch als RAM verwendbar (zu teuer)

konstantes Timing

BSP Altera / Intel Logic Element

DSP Block ist Multiplier (zur Berechnung von FFT, Faltung)

LAB - Logic Array Block

Wird sehr schnell sehr komplex!

and carry chain:

<https://www.intel.com/content/www/us/en/programmable/documentation/wtw1441782332101.html#wtw1443170033156>

PAL Logikzellen

Pull up R, Collector & Treiber / open drain


Direkte Implementierung der DNF

Wired AND, connecting OR \rightarrow FF für sequentielle Logik


in: j = $\overline{D_j}$
in: i = $\overline{D_i}$
 $2^{i+j} \cdot 4$
zellen

Notation: Horizontal AND, Vertikal signale, Kreuzungspunkte - Programmieren eher

AND - PLD Notation



OR - PLD Notation



Verbindungen die wir nicht wollen: Transistoren

XOR, invertieren \rightarrow
Wie realisiert man programmierbaren Inverter?

Dioden

Wozu braucht man programmierbaren Inverter?

Parallel Expander: doppelte Durchlaufzeit, Kaskadierung von Stegen

CPDL durch großes Interconnect

Logic Expander: zusätzliche Durchlaufzeit, löst einzelne Produktterme (und verarbeitet diese schon zuvor!)



$$\begin{aligned} \text{BSP} \quad & (\neg A \wedge C \wedge D) \vee (\neg B \wedge C \wedge D) \vee (A \wedge B) \vee (B \wedge \neg C) = \\ & = [\neg(A \wedge B) \wedge C \wedge D] \vee [B \wedge \neg(A \wedge C)] \end{aligned} \quad \downarrow \text{Vorverarbeitung, stellt 4 nach 2!}$$

programmierbarer Inverter: Verarbeitung | Umwandlung & richtige Ausgabe inverser Funktionen

ID

BSP

minimale DNK aus KV Diagramm

HOW?

Bitstream an bestimmte Zellen

LAB:


Scrubbing: Konfigurationspeicher während dem Betrieb überschreiben

Programmierbare I/O-Zellen

Wir wünschen uns:

Eingang - Super Schwellwerk (versch. Spannungen), direkt Input / Input FF, Timing mit Verzögerung

Ausgang - super Schwellwerke, passives Pull up / Pull down, direkt Output / FF latch, Tristate & Open drain, Flanke/Treiber wählbar




PAD als Eingang → out tut waffern → tristate (OBUFT)
in tut waffen → weg (IBUFT)

bus keeper = schwacher Treiber

entweder pull up oder pull down (beides nicht möglich!)

MUX = Steuereingang kann an ROM hängen.



Programmierbares Interconnect

Wir bekommen alles, was wir uns wünschen, aber die Kapazität ist weg

nix kurzschließen

(maximale Flexibilität (viele Verbindungen) \wedge langsam) \neq maximale Geschwindigkeit \wedge minimale Kapazität)

→ Direct connect (nomen est omen) - Signal wird mittels Meshierung gewählt

→ carry logic (ohne Antifuse!)

Konfig. Error → Radiation hard für FPGA

Signale in PLA (völlig sym. globaler Bus von jeder Quelle zu jeder Senke!)

Quellen: \forall I/O Pins, \forall dedicated Inputs, \forall Macrocell Outputs

Senken: LAB Inputs

CPLD - Interconnect

hochregelmäßig & symmetrisch (einfache Struktur, voll verbunden, PPR einfach \rightarrow Timing vorhersehbar ✓)

bestimmt Funktion (Flit & Struktur fix \rightarrow P2D)

→ Konfiguration

on chip flash memory OR In-system Programmierung OR JTAG (drei system/usb)
non volatile \rightarrow security bit
(damit niemand heutet)

Actel Interconnect

Antifuse \rightarrow effiziente Verbindung

hoch = regulär, highway = variabel (Timing, PPR schwer, highway = Flussrichtung)

bestimmt Funktion (MUX, Signale wohin?)

FPGA Interconnect

hochkomplexes Netzwerk (mehrstufig, Timing kann vorhersehbar)

Routing, Funktion getrennt (Flit durch LUT)

→ Konfiguration (ich muss SRAM programmieren)
durch externen Microcontroller konfiguriert OR Interfaces OR Auswahl durch Pinbesetzung
oder seriell von PC, Config device
· seriell, parallel, jtag

HardCopy Devices

FPGA \rightarrow ASIC

1 Woche Lieferzeit & ich darf selbst backen!

PS: Umprogrammieren von FPGAs im Betrieb =
Humor Design!



Konvektion:
transient:
crawbar:

Datenblatt - Aufgaben

Grenzen:
Absolute Maximum Ratings: Limits (geht man darüber, ist es hin)

Temperatur

Fehlerrate steigt mit Temperatur exponentiell, chip wird langsamer

→ junction Temperatur (unmittelbar am Die)

$$\text{vereinfachte Wärmeleitungsgleichung: } T_{\text{junction}} = T_{\text{ambient}} + P \cdot \vartheta_{jA}$$

ϑ Wärmewiderstand: Maß für Vermögen zur Wärmeleitung

spezifisch: Konstante

absolut: $[K/W]$, je größer ϑ desto ...

messbar: Case & ambient

Gehäusetemperatur Umgebungstemperatur

P... Verlustleistung

ϑ_{jA} Wärmewiderstand $[K/W]$

Was ist Wärmewiderstand? Einheit

ϑ_{jc} Wärmewiderstand junction/case $\xrightarrow{\text{abh. von}}$ Gehäusetyp

ϑ_{ca} Wärmewiderstand case/ambient $\xrightarrow{\text{abh. von}}$ Gehäuse, Einbaulage, Kühlkörper, Lüfter

ϑ_{ja} Wärmewiderstand junction/ambient $\rightarrow \vartheta_{ja} = \vartheta_{jc} + \vartheta_{ca}$

- Lüfter (erzwungene Konvektion)
- Kühlrippen

Warum schmilzt Diode nicht?

Daher: Temperaturfühler (Diode hängt an Die, direkte Messung von T_{junction})

$$\frac{dU_D}{dT} \Big|_D = -2 \text{ mV/K}$$

Komponenten der Verlustleistung

statischer Anteil: tritt auf wenn Chip nicht getaktet $\hat{=}$ zusätzlicher Strom trägt nicht zur Erwärmung des Chips bei quiescent current

Bei CMOS: Tunnelstrom, Leckstrom, Sperrstrom, Ströme über Pull up Widerstände



dynamischer Anteil: Ladestrome dominieren (switching current) or transiente Kurzschlüsse (crawbar current)

Verlustleistung durch periodisches Schalten von 0 auf V_{DD} : $P_{\text{load}} = C_{\text{load}} \cdot f \cdot V_{DD}^2$

→ Seltene Umladen, geringe Spannung V_{DD}

Verlustleistung proportional zu Kapazität, Frequenz, Versorgungsspannung

Beispiel zur Verlustleistung berechnen

transiente Kurzschlüsse: kurzzeitig leiten beide gut

kleine Asymmetrie der Schaltzeitpunkte

seltene Umschalten

Energie sparen: CLK Gating

Dynamic Voltage & Frequency Scaling

LV... Low Voltage

LVTTL ...

Versorgungsspannung:

Reduktion von Versorgungsspannung auf Hälfte

→ geringere Verlustleistung

→ für CMOS supi

→ oft nur bei Core ($\setminus 10$ bleibt)

Ungeeignete Versorgung:

HV: Chip heiß → Ausfall → Gate Oxid

LV: Chip langsam → hohe Ströme!

Spannungspegel & Störungssabstand

Spannungspegel am Eingang: Eingangsspannung beachten!

sicher als 0 (unterhalb Eingang)
Spannungspegel sicher als 1 (oberhalb Eingang)

?! Schwellwert! (Pegel = Grenzwert!)
↳ aufpassen, sonst out of spec!

Störungssabstand: Sicherheitsabstand zu zugehörigen Ausgangssignalen



Kompatibilität:

hängt von Höhe des Schwellwertes ab; (bzw "undefined" ab!)


Wenn Schwellwert zu niedrig, nicht möglich

(muss direkt an Grenze zu Output High / Input High liegen!)

Klemmodioden:

wie Schalter (schließen sobald U an IO Pin $> V_{DD} + 0.6V$)
 $< GND - 0.6V$

unerwünschte Überspannung abgeleitet (halten aber auch nur begrenzt!)



Spannungspegel am Ausgang:

Lopikpegel ideal: $1 = V_{DD}$ $0 = GND$

Lopikpegel real: Verschiebung durch Schwellspannung / Spannungsabfälle wg I_{out}

Grenzwerte (Abhängig von Lopikfamilie / Versorgungsspannung) $\min U_{out} = 1$
 $\max U_{out} = 0$


V_{IH} (High level input voltage) → kl. U die noch als 1 erkannt wird

V_{IL} (Low level input voltage) gr. Spannung, die als 0 wird

V_{OH} (High level output voltage) für 1 zumindest spannung X

V_{OL} (Low level output voltage) für 0 höchstens gegebene spannung X


t_r Rise Time (Anstiegszeit)



Dauer des Signalanstiegs von 10% auf 90% des Endwerts

Flankensteilheit: In Datenblatt durch t_R (Input rise time)
 t_F (Input fall time)

[BSP] Schmitt Trigger Eingang: Hysteresis



100mV Hysteresis um 1,2V herum

Hysterese, Schwellspannung etc benennen können

Toleranz der Hysterese im Datenblatt auffindbar

Treiber:


Ausgangstrom

Wirkung Ausgangströme I_{out}

- 1) Abweichung v. I_{out} von Idealwert wg Spannungsabfall an R_{out}
- 2) zu hoher Ausgangstrom: GW für 0,1 nicht mehr eingehalten
Signalverzögerung steigt, Flanken flach
Ausgangstreiber überlastet

Ausgangswiderstand
zulässige Ausgangströme, Typische Ausgangströme aus Datenblatt auslesen

Ausgangskennlinie



Steigung der Kennlinie:

Ausgangswiderstand:

- Abweichung von I_{out} vom Idealwert
- verzögert Umladen / R/C Verhalten
- An Steigung d. Ausgangskennlinie ableiten
 $r_o = \frac{\Delta V_o}{\Delta I_{out}}$ (Am Bild orange)
- von Logikpegel, Ausgangstrom abhängig (~~konstant~~)
- Durch Treiberstärke eingestellt
- Idealwert Null ≠ erreichbar!

typical output current: Abhängig von Exemplarsteuerung, V_{DD} , T

Worst Case Angaben:

unter schlechtesten Bedingungen immer noch gültig

alle anderen Annahmen optimistisch → Mehrkosten (von Murphy)

↳ Typical Values (unbrauchbar), Messergebnisse v. Prototyp (Funktionserweis)

Fanout:

Wie viele Eingänge an Ausgangstreiber (meist max hohe positive Belastung!) sehr klein, stört nicht

↳ Überzählige Eingänge: Wenn benötigte # von Inputs nicht verfügbar, wird größeres Gitter gewählt, überzähliger Eingang mit anderem Paar zsm abschließen/ logisch neutralisieren an V_{DD} , GND

↳ Offene Eingänge: parasitäre Effekte bei bestimmten Spannungen
(In FPGA automatisch korrekt behandelt) (bei CMOS typischerweise „0“ undefined)

Spannungswerte sind labil / störsensibel → subtile Fehler, unnötiger Leistungsverbrauch

jede Störung hat keinen Gegner → Regel geht in irgendeine Richtung


Eingangsströme:

Angeschlossener Eingang belastet vorhergehenden Ausgang

Spezifikation des Zeitverhaltens

Timing - Angaben → kombinatorische Logik: Propagation Delay, Output Enable, Output Disable
 → sequentielle Logik: Flip Flop Input → Setup Hold window output → Clock to Data out Taktflanke, Dauer, Delays, Setuptime
 steuern Signale (CLK enable, ...) wie lange bis wirklich Q
 Interconnect: versch Segmente, Parameter

Timing Modell



Optimierung des Zeitverhaltens

Einflussfaktoren:

- Versorgungsspannung (RC Ladekurve)
 - R durch Rout, Dm von Fet an Out, R der Leitung
 - C durch Kapazität Leitung, Gate, lasten, Programmierbare Verbindungen
 - Kapazitive Last \Rightarrow Ohmsche Last!
 - Einfluss Lastkapazität - Größenordnung $10\text{ pF} \dots 1\text{ a ns!}$
 - An CiOTB, CiOLR ablesbar
- Temperatur, Treibstärke
- Eingänge, Routing, Exemplarstreuungen

Hohe Temperatur und niedrige Versorgung verlangsamen den Chip

Induktivität?

Optimierung: starke Treiber (hastet Chipfläche)

Fan out verringern (1 out mit 10 zu 2 out mit 5)

Sinnvolle Constraints (Timing Con \Rightarrow Optimierung auf wesentliche, nur unbedingt nötige Pins festlegen, Layout Vorgaben)

Slew Rate

maximale Steilheit des Spannungsanstiegs (am Out)

hohe Slew Rate: Out liefert hohe Stromspitzen (\nearrow verursachen Störung)

Vermindert Delay

[BSP] Stratix

Taktnetz: (Sollte man verwenden!)

Flanken überall gleichzeitig \rightarrow verzweigtes Netz, hohes Fan Out


Spiques (Fischgerippe!)

Clocking: hierarchisch 4 PLLs + 2 enhanced PLLs

Features: Signal Tap (Logik Analyser)

Speedrate Pinning

PPL (phase locked loop)



Frequenzmultiplizierer VCO

- DC höher Freq höher
- generiert Frequenz (Spannungsfeststeller Out)
- so gefügt, dass er input entspricht

Phasenreferenz PFD: schaut wie 2 Eingänge zueinander sind
geblockt \rightarrow nur These einstellen
(auch Phasendetector)

Spread spectrum: VCO wird verstellt damit Stromspitze nicht passiert

Synchrones Design

boolsche Logik: eindeutig zeitfreie Beschreibung, unabhängig von Implementierung (kombinatorische / sequentielle Logik)

↳ Realität: Delays (nicht vermeidbar, nicht deterministisch)

Einflussfaktoren auf Delay: $\underbrace{\text{Logikstufen, Routing}}_{\text{durch Technologie fixiert}}$, $\underbrace{\text{Exemplarsteuerung}}_{\text{worse case annehmen}}$

Delaykomponenten: Gate Delay, Interconnect Delay

Verhalten eines Chips ist nicht exakt vorhersagbar!

$\Rightarrow \exists$ Grenzen für Design (Leistung hat Grenzen, Laufzeit nie gleich \rightarrow Skew)

Skew: Unterschied im Signaldelay $t_{skew} = |t_{delay_1} - t_{delay_2}|$

Folgen \rightarrow (theoretisch): eingeschwungener Zustand ist $\neq \emptyset$

\downarrow (praktisch): Glitch \Rightarrow Hazard

Glitch: Puls, den wir nicht wollen

Puls: Folge von entgegengesetzten Flanken

Hazard: Möglichkeit für Glitch

Hazard:

"Möglichkeit für Entstehung von Glitches"



Gefährlich: Glitch wird in Zustand übernommen wo Flanke auswirkt hat

Glitch wird in Zustand übernommen wo transizenter falscher Wert in Speicherelement

Arten von Hazards

static 1: hölt gerne 1er, wiegt Nullen...



static 0: hölt gerne 0er, wiegt Einsen



dynamic Glitch: Transitions, die wir nicht wollen



BSP Asynchroner Teiler

mehrstufig verzweigter rückkopplungsfähiger

Teiler würde mit Glitches hin werden!

Datenkonsistenz: Daten für gleichen Zeitabschnitt richtig korreliert

(Asynchroner Zähler + optimal!)

Grundproblem: Wir dürfen nur mit konsistenten eingeschwungenen Zuständen arbeiten

Lösung: synchrones Design

\exists asynchron, mit bounded delay & delay insensitive (erst in RestVO)

\Rightarrow Bei boolscher Logik sind explizite Zeitbezüge nicht darstellbar!

beschränkt in/out zeitfrei

kontinuierlich gültige Eingänge


(Skew macht ungültige Zwischenzustände!)

wie wir Synchrones Design bauen

Lösung im Zeitbereich finden


Eingänge verarbeitet, nachdem alle Einschwingvorgänge sicher beendet

Taktsignal: Gibt Zeitpunkte an, wo Daten gültig



BSP:
SRC schickt um 7 Uhr Daten \rightarrow SNK übernimmt um 7^o
SRC schickt um 8 Uhr nächste Daten
 \rightarrow globaler Plan nötig

- 1) lokaler Plan muss von f umgesetzt werden
- 2) Uhren müssen gleich gelten (Taktflanken müssen gleichzeitig ankommen!)



nur noch mit eingeschwungenen Zuständen arbeiten

Digital: nur 2 Logikpegel (Spannungsverläufe irrelevant)

Synchron: Zeitachse wird diskret (dazwischen egal)

Vorteile: Abstraktion ist hoch, Wahrheitstabelle mit Vorigem Zustand, Einschwingung egal, Timing nachträglich, Trennung von Takt und Daten (Timing einfacher)

Effizienz (1 Steuersignal, single rail Datencodierung, minimale Flanken, Takt = Zeit (einfach generierbar))

aber: Ermittlung von Taktfrequenz erfordert Kenntnis ALLER Laufzeiten

PROBLEME:

Timing Analyse nur mit idealen Taktnetz machbar!

Worst Case Annahme ist pessimistisch und hat keine Robustheit wenn Überschritten (Graefel Decadation \rightarrow kleiner Fehler, große Auswirkung)

Taktverteilung durch Verzweigung sehr groß; Minimierung von Delay, Skew ist aufwendig

Verlustleistung durch hohen Leistungsverbrauch im Taktnetz mittels gleichzeitigen Schalten / ^{stromsparender} ständiges schalten

EMV (Elektromagnetische Verträglichkeit) durch Konzentration der Energie der Stromabzähler auf eine Komponente


Erweiterbarkeit: neue Timinganalysen, Technologieumstieg, Spec-Anforderungen durch vorknüpfte IP Cores

Grenzen

1) extreme Taktfrequenzen lassen keinen Spielraum!
idle: kein Einschwingen, diskrete Zeitelemente

Realität: Transiente Vorgänge & Setup/Hold möglichst aggressiv ausnutzen

Rasante steigende Taktraten → Situation noch schlechter!



2) Schnittstellen zur Umwelt


$$\text{zwangslebig Asynchron} \rightarrow P_{violate} = \frac{T_0}{T_{clock}} > 0 \quad \Rightarrow \text{kein Setup Hold Window} / T_{clock} \approx \infty$$

3) CLK Domains mit Schnittstellen

zwangslebige Setup/Hold Violation! (ähnlich dem unbestimmten Skew)
Wegen beliebiger Phasenlage


Metastabilität

setup hold Time: Decision Window : .. Vor Beginn Änderung am Eingang, TG umschalten, keine Flanken am Eingang
= Setup time + hold time




Ausgang bleibt für unbestimmte Zeit in metastabilen Zustand, dann geht er zufällig zu 1 oder 0. "Arbiträres Verhalten"

Erklärung mittels Kugel Beispiel:



Dynamik des Systems bringt mich in stabilen Punkt zurück!

Kennlinie von Inverter




Beschreibt analopes Übergangsverhalten.
→ metastabiler Zustand kann überhängen werden

Folgen

- Metastabilität führt zu Fortpflanzung (Fehler wird von Folge FF übernommen)
- Metastabilität führt zu Inkonsistenz (Gleiches Signal, FFs interpretieren es anders!)

TBSP Kennlinie

BSP Inkonsistente Wahrnehmung



Resolutiontime

$$t_r = T_{clk} - t_{co} - t_{comb} - t_{su}$$

Zeit die für das Auflösen der Metastabilität maximal zur Verfügung steht.

Upset: Auflösen braucht länger als t_r .

Byzantiner-Teller

MTBU Mean Time Between Upset

Formel erklären, anwenden

$$MTBU = \exp\left(\frac{t_r}{T_c}\right) \cdot \frac{1}{f_{clk} \lambda_{dat}}$$

$$MTBU = \exp\left(\frac{\text{Resolutiontime}}{\text{Bausteinparameter Zeitkonstante}}\right) \cdot \text{Taktperiode} \cdot \frac{1}{\text{Bausteinparameter Decision Window Breite}} \cdot \frac{1}{\text{Flankentaktrate}}$$

$$\frac{1}{MTBU} = R_{upset} = \exp\left(-\frac{t_r}{T_c}\right) \frac{T_o}{T_{clk}} \cdot \lambda_{dat}$$

Wahrsch. des Metastabilen Zustands in 1r enthalten weiter

Wahrsch. für Flanke in Decision Window

Flankenhäufigkeit

Besserer Ansatz für Metastabilität mittels MTBU

$\lambda_{dat, fclk}$ klein → fix durch Applikation


konventionell: nicht vermeidbar, nur hinreichend unwahrscheinlich machbar!

T_c, T_o klein → fix durch Spezgrade, Technologie

t_r sehr groß → starker Einfluss, Grundidee synchronizer

adaptiert synchron: vermeidbar, abschaltbarer Takt nötig

asynchron: vermeidbar, Handshaking (statt störer Takt)



$$f_{dat} = 1 \text{ MHz}$$

$$f_{clk} = 10 \text{ MHz}$$

BSP Metastabilität


$$\begin{aligned}
 & \text{FF mit } 100\text{MHz Takt und } 500\text{kHz Eingangssignal.} \\
 & t_{\text{comb}} = 3\text{ns}, t_{\text{SU}} = 0.5\text{ns}, \quad t_r = \frac{1}{f_{\text{clk}}} - t_{CO} - t_{\text{comb}} - t_{SU} = 5\text{ns} \\
 & \tau_c = 0.25\text{ns}, T_0 = 0.1\text{ns} \quad \lambda_{\text{dat}} = 2f_{\text{dat}} = 1\text{MHz} \\
 & t_{CO} = 1.5\text{ns} \\
 & MTBU = \exp\left(\frac{t_r}{\tau_c}\right) \cdot \frac{1}{T_0 \cdot f_{\text{clk}} \cdot \lambda_{\text{dat}}} = \\
 & = e^{20} \cdot 10^{10} \cdot 10^{-8} \cdot 10^{-6} \text{s} = 4.8 \cdot 10^4 \text{s}
 \end{aligned}$$

- ein Upset alle 13 Stunden.
- Bei 16 Kanälen also mehr als ein Upset stündlich.
- Bei 10000 Produkten/1Kanal im Schnitt alle 5s !

a) Resolution Time erhöhen

Andere Lösung: Synchronizer

a) 2. EingangsFF mit geteiltem Takt



MTBU beschränkt, Skew shit

b) n EingangsFF verknüpft



MTBU nicht so..., dafür problemlos
→ Industrielösung

oder 2 Flip Flop Synchronizer



Reontime between upsets kennen:

Flip Flop, 2 unabh. Oszis, Flip Flop
→ Late transition Detection

Synchro Des bilden Verbindungen zw.
Realdaten Zeitmodell


Wie kommt man auf $MTBU = \exp\left(\frac{t_r}{T_c}\right) \cdot \frac{1}{f_{\text{cpu}} \cdot T_0 \cdot \lambda_{\text{dat}}}$?

- 1) Einfaches Modell: als Inverter modellieren (linear) \rightarrow geschlossene Schleife (homogenen Fall) behalten
- 2) Dynamik: Näherung mittels Dyn Modell 1. Ordnung RC Glied, Symmetrie, symmetrische Versorgung
- 3) Differentialgleichungen aufstellen

► Vorwärtspfad:	$u_2 = -A \cdot u_1 - R \cdot C \cdot \frac{du_2}{dt}$	$u_R = R \cdot i_R$
► Rückwärtspfad:	$u_1 = -A \cdot u_2 - R \cdot C \cdot \frac{du_1}{dt}$	$i_C = C \cdot \frac{du_C}{dt}$
► Laplace:	$L\left(\frac{du(t)}{dt}\right) = s \cdot U(s) - u^0$	$U_2 = -A \cdot U_1 - \tau \cdot (s \cdot U_2 - u_2^0)$
		$U_1 = -A \cdot U_2 - \tau \cdot (s \cdot U_1 - u_1^0)$
► Lösung im Zeitbereich:	$u_2(t) = \frac{u_2^0 - u_1^0}{2} \cdot \exp\left(\frac{A-1}{\tau} \cdot t\right) + \frac{u_2^0 + u_1^0}{2} \cdot \exp\left(-\frac{A+1}{\tau} \cdot t\right)$	

4) Näherungsweise Lösen: $u_2(t) \approx \frac{u_2^0 - u_1^0}{2} \cdot \exp\left(\frac{A-1}{\tau} \cdot t\right)$

Aperture Window:



Kalibrierung

$$T_{AW} = \frac{2u_{0,\text{border}}}{s} = \frac{2u_{0,\text{border}}}{s} \cdot \exp\left(-\frac{A-1}{\tau} \cdot t_{res}\right)$$

$$\Rightarrow T_{AW} = T_{wo} \cdot \exp\left(-\frac{A-1}{\tau} \cdot t_{res}\right)$$

Flanke:

$$\lambda_{upset} = \lambda_{dat} \cdot \frac{T_{AW}}{T_{cLL}} \rightarrow MTBU = \frac{1}{\lambda_{upset}} = \frac{1}{\lambda_{dat}} \cdot \frac{T_{cLL}}{T_{AW}}$$


T_0, T_c ermitteln:

Rechnen:

$$\text{Fehlerrate: } \lambda_{dat} f_{\text{cpu}} T_0 e^{-\frac{t_r}{T_c}}$$

$$\ln \text{Fehlerrate} = \ln(\lambda_{dat} f_{\text{cpu}} T_0) - \frac{1}{T_c} \cdot t_r$$

$$\ln\left(\frac{1}{\text{Fehlerrate}}\right) = -\underbrace{\ln(\lambda_{dat} f_{\text{cpu}} T_0)}_{d} + \frac{1}{T_c} \cdot t_r \downarrow k \cdot x$$



experimentell: Variieren von t_{res} , MTBU messen, log Graph,

Anstieg: T_c , Offset $\rightarrow T_0$

Gerauschteilung!

in Praxis nicht möglich, Punktfolge lopen \rightarrow Nähungsgerade

Trends: Es wird nicht wirklich besser...

[Wenn wir jetzt alles nach synchronisiertem Timing ablaufen lassen, führt das zu Problemen (Ampel, Mikrowelle, Gaußklett)]

Daher: Handshake

"halt stop, ich bin noch nicht fertig!"

\rightarrow Metastabilität vermeiden?

asynchrone Inputs, multiple Clock domains, clock dividers ;;

Supply drop, hohe Temperaturen ;;

Defekte und Fehler

Hardwaretrojaner?

Fehlerquellen

Zeitdruck - Fremddesign - Komplexität - Strukturgrößen - kleinere Versorgungsspannungen (auf C, FlipFlop) - steigende Taktraten
wichtige Umgebungsbedingungen (Computer im Auto, -40° - 100°C) - Laien

Fehlerarten	Design	Fertigung (Defekt)	Betrieb (Ausfall)	THR-Systeme
Fehlerhafte Specs		Wafer	Komponentenausfall	
Validation + Simulation		Factory Test	Toleranz	

Fehlerstellen: Wafer, Prozess, Packaging, Transport, Bestückung, Systemintegration

Fehlerursachen im Einsatz

1) Electrical Stress (tritt kontinuierlich über Lebensdauer auf)

→ Electro Statical Discharge

BSP: Ballon reiben, anlaufen, anderen Elektrisieren

Was tun wir dagegen? Antistatische Böden, Erdungsblümchen, Klemmadioden (in Chip)

→ Electrical Over Stress

Spannungsspitzen über Spannungsversorgung in Leitung, Design z.B., Blitzschlag

Was tun wir dagegen? Sicherungsdeckelosen gegen Überspannung

→ Latch up

$\beta \rightarrow 100$ fache Verstärkung



bzw.

[BSP] Thyristor

Überlappendes


N
P-P
N-N
P

leiten sich gegenseitig weiter, hört nur auf wenn man es abtrennt

2) Intrinsisch (im Silizium)

Fehlerquellen: Gateoxid Wear out, Ionic contamination, Oberflächenladungen, Kristalldefekte, Piping

Gateoxid



wear out: Tunnelströme (leicht)
break down: Isolator reikt

heisse Elektronen → stark beschleunigt, trifft wo auf → Lawineneffekt

3) Extrinsisch

•) Elektromigration

"Elektronen wind" → Gitter wandert (durchdringt mittels Wüstdüne) $\xrightarrow{\text{Hilfslinie}}$ Unterbrechungen/Kurzschlüsse (geht nur bei DC!)

Stoßprozesse e^- gehen zum Pluspol → Gitter wandert (durchdringt mittels Wüstdüne) $\xrightarrow{\text{Hilfslinie}}$ Unterbrechungen/Kurzschlüsse (geht nur bei DC!)

$$MTTF = \frac{A}{J^2} \exp\left(\frac{-E}{kT}\right)$$

I... Stromdichte, je größer die Stromdichte, desto mehr sinkt die Temperatur

T... Temperatur in Kelvin

k... Boltzman konstante

A ... Konstante

$t_{act} = 0.5V - 1.5V$

Fehlerrate: Häufigkeit von Auftreten von Fehlern

Reliability: WSLK, das System noch \rightarrow noch funktioniert

MTTF (Mean Time to failure) Erwartungswert von Start bis zu Auffall

Block's law berechnen (Kelvin in Grand!!!)

[BSP₁] "bsp für Mindestlebensdauer"

Wiederer Oberschnitt \rightarrow wann winds min? (halber $\frac{1}{2}$)

halber Oberschnitt \rightarrow Doppelte Stromdichte

MTTF ist proportional mit $\frac{1}{J^2}$ \rightarrow auf $\frac{1}{2^2} = 25\%$ reduziert

[BSP₂] Elektromigration reduziert AL Verbindung in Chip

$$\frac{MTTF_{mil}}{MTTF_{com}} = \frac{\frac{A}{J^2}}{\frac{A}{J^2}} \cdot \frac{\exp\left(\frac{-E}{k(125+273)}\right)}{\exp\left(\frac{-E}{k(75+273)}\right)} = \frac{1}{26} \approx 4\%$$

mil ... military

com ... commercial

k... Boltzman konstante

Lebensdauer bei AC Chip höher, da DC Chip durch Relais (Dünen) älter.

•) Microcracks (Dehnungskräfte)

Materialien (z.B. Kupfer) dehnen sich bei Erwärmung aus. (Kupfer wandert, Silizium reist)

Kräfte bei Fertigung, Lagerung, Leistungsverbrauch

•) Stressinduzierte Migration

Mechanische Spannung \Rightarrow Materialwanderung \rightarrow wir brauchen keine Spannung, wird auch so hin.

Folge: Voids

Altern Chips auch wenn sie nicht in Betrieb sind? \rightarrow Ja wg Temp. einfluss

•) Weiters noch:

Die Attach \rightarrow luft als Isolator

Bonding \rightarrow Stifte zu nahe bzw Whisker, Kurzschlüsse...

Popcorn \rightarrow Feuchtigkeit + Wärme = Dampf = Die bricht ~~YOSHIE~~

Korrasion \rightarrow Osmoseeee

Soft errors \rightarrow Bitflips durch Strahlung ...

Ausfallsachen im Betrieb:



gale oxid: oxid dünn - Feld nahe - kleiner Isolator \rightarrow kleine Tunnelströme - Isolator groß
Tunnelströme \rightarrow Ausfall in Gale oxid \Rightarrow Lebensdauer von Gale Oxid abhängig



Electromigration



Electrostatic discharge

\rightarrow Parameterabhängig

Konklusion: Nichts hält ewig, MTTF ist einstellbar (Kompromiss: Performance, MTTF, Preis!)

"in dubio pro Ausfall" - Ausfallfaktoren

Vermeiden (bei Herstellung): Unreine Waffer / Kristalle / Gale oxid, Prozessverunreinigung, kein ESD / Latchup Schutz, unclikles Package

Vermeiden (bei Verwendung): Hohe Temperatur (zyklen) / Spannungen / Strombelastungen, ESD durch Laien herbeiführen, Grenzwertbetrieb

$$\text{Arrhenius Gleichung: } F_i = C \exp\left(-\frac{E_{act}}{kT}\right) = \frac{1}{MTTF} \quad \rightarrow \text{Temperaturerhöhung beeinflusst exp() ansteig!}$$

beim Messen stellt man fest: $+50^\circ = 150^\circ \rightarrow 5000$ fache!

Burn-in: Chip vor Verkauf heizen, bei Badewannenkurve so Fehlerrate geringer halten.

(nützen der Arrhenius Gleichung)

$$AF_T \times AF_V$$

[BSP]

Rein hypothetisch: Chip reant 4 Tage / 6h bei $T_J = 130^\circ, 6V$
Welle Betriebsdauer bei $T_J = 70^\circ, 5V$

Alter = Temp * Voltage

$\xrightarrow{\text{normal}}$
 $\xrightarrow{\text{stress}}$

$$Wissen? \quad AF_T = \exp\left(\frac{E_{act}}{k \cdot T_{normal}} - \frac{E_{act}}{k \cdot T_{stress}}\right)$$

$$AF_V = \exp[f(U_{stress} - U_{normal})]$$

Faktoren berechnen \rightarrow multiplizieren

$$AF_T = \exp\left(\frac{0.7}{8.6 \cdot 10^5 \cdot 70} - \frac{0.7}{8.6 \cdot 10^5 \cdot 130}\right) \approx 34.2$$

$$34.2 \times 24.5 \approx 833 \cdot 4 \text{ Tage} \approx 9 \text{ Jahre}$$

(Theoretisch \rightarrow praktische ist chip um 10 Jahre älter - zu viel!)

$$AF_V = \exp(3.2(6 - 5)) \approx 24.5$$

Fehlerauftretensarten

elektrisch: Kontaktprobleme durch Unterbrechung, hohen R, Wacheldkontakt


Material geht spazieren: Isolation probleme (Gale oxid)

dynamische Fehler durch reduzierte Geschwindigkeit

parametrische Fehler: zu viel Strom, Schwellwertverschiebung, ... Fehler in Kontinuum \rightarrow "Jetzt reicht's!"

Speicherfehler durch Bit-Flips

Testen: Prinzip




[BSP] Taschenrechner... Muss ich jetzt jede Rechnung der Welt lernen?

Fault Mapping

Defekte : physikalisch

Test : überprüft nur Logik (eine Ebene darüber)



F_1 Kurzschluss statt Durchlass


F_2, F_3 Staubsilber beim bedrucken

F_4 Verbindung zu viel

F_5 Unterbrechung

F_6 Kurzschluss

F_7 : Electromigration (ist nicht ganz



Knoten passt oder

stück - at - 1 (immer auf 1)

stückat - Ø (immer auf Ø mit GND)

dann gibt es zu einem Zeitpunkt immer nur einen!

↳ Praxis: Single Stück at (Relevanteste Fehler zu finden)

Praxis: Fehler finden mittels Akkupolen von (bestimmten Fehlern) an bestimmten Knoten!

Schrittweise "simulieren"

Stück at open theoretisch möglich - simulation zu aufwendig

Der Test

Motivation: Rule of ten (Kosten bei Fehler verzehnfachen sich je Produktionsabschritt) \rightarrow Chip € << System€

Testqualität: Wie ^(genau) gut ist der Test den wir machen?

Defekt level : Anteil an fehlerhaften Produkten im Verkauf - Delay Fault

Test coverage: 100% habe die Fehler, von denen ich ausgeging, alle gefunden (aber die anderen nicht)

"Test coverage ist 100%" sagt nichts über Fehlersicherheit aus!

→ Abwesenheit von Fehlern lässt sich nicht beweisen!

Erweiterter Fehlermodell durch gegenläufige Thuren mit Zeitmessung dazwischen

Testen auf verschiedenen Ebenen macht Sinn!

Systemausfall ist teuer! (Rule of 10)

↳ Kosten auf Systemebene bei defectlevel 5.0% schon bei $5 \cdot 10^6$ €!

↳ BSP: 9h Stillstand \Rightarrow ~ 60 mio


Stück - at - Fehlermodell		
Fault Coverage	average defect level	average quality
50%	7%	93%
95%	1%	99%
99.9%	0.01%	99.99%

⇒ Einfauler Test erkennt viele Defekte.
Viele einzelne Defekte bedeuten ein großer Aufwand.


Ziele des Testens

Defect Detection, Defect Location
(Reparatur, Prozessfehlerbeck, Verantwortliche)

Testen in allen "Lebensphasen":




Testablauf



Tester macht process automatisiert.

Aber wie kommen wir auf die Muster?

"Testbarkeit" = Controllability + Observability



Wer testet den Tester?

Der Test selbst \rightarrow best \rightarrow Tester Defekt + statisch defekt
Der Test selbst \rightarrow best nicht \rightarrow tester Defekt

Steuerbarkeit über PIs (Controllability) \rightarrow bestimmten Pegel zuordnen

Beobachtbarkeit über POs (Observability)

Test - Patterns - Generator

1) Brute force: Exhaustive Test - Wir probieren alles durch
n Eingänge $\rightarrow 2^n$ Testvektoren

"Leistbar" für kleine Blöcke, schlecht für viele große Blöcke
32 in \rightarrow 43s Test aber 64 in \rightarrow 580 Jahre

2) Deterministic Testing: Fehlerfälle vorgeben, Vektoren von Testen durch

Wir nehmen Fehlermodell (zB stuck-at ...)

Activation: in fehlerfreiem Zustand einstellen


Justification: Bedingungen für Primary Inputs stellen

Propagation (nicht weglassen!) Weiterleitung zu Primary Outputs sensitized path

Justification: Bedingungen für Primary Inputs stellen

Testvektor: 010 (bereit)


3) Fehler-Pegel müssen ausgewählt werden



Wie kommt man mit deterministischer Methode auf Fehler in der Schaltung? Wie geht man mit AND, OR bei Fehlervektoren um?

Fehlersimulation: Liste aller Fehler durch Fehlerdominanz / äquivalente Fehler verkleinern (Testvektor ermitteln / weg von Liste, ähnliche streichen)

Fehleräquivalenz: Fehler an verschiedenen Stellen haben die gleiche Auswirkung



Fehlerdominanz: Gleiche Fehlervektoren sind nicht unterscheidbar

↳ Test Vector Composition: dort wo man bei Comul Coverage auf 100% kommt

Trotz super Testing haben wir immer noch Probleme: "hard to detect" faults, PI Bedingungen nicht leicht lösbar, Aufwand, redundante Logik


↑ testbar durch Zerlegung in einzelne
redundante Funktionen und weniger
und kann nicht erkennen
→ Test Coverage ist dann
Testvektorgeneration ist hard!

3) Non-deterministic Testing: Wir tippen "ipendous" ein (bei 1k Coverage Ergebnis nach!)

mit Hardware (LFSR) on chip generierbar, erkennt "non target" Faults, pseudo deterministische Zufallsfolge gewisse Eingangsmuster verboten \rightarrow sonst mehrere Bustreiber

Linear Feedback Shift Register ·LFSR·

- periodisch Mustersequenz (wie Schieberegister ohne XOR), ins durch Polynom (achtung auf maximum length sequence),
- wird als Zufallsgenerator verwendet (Seed, resead initialisiert vorliegende Vektoren durch Sequenz zu kommen erzeugen)
- Polynom: Periode muss dem Maximum entsprechen $X^n = X^{n-1} \oplus X^{n-3} \oplus \dots \oplus X^0$



Gegeben ist ein Polynom, zeichnen sie das LFSR, bestimmen sie die Ausgänge von 4 Zyklen (Überichtstabelle)

Response Analysis: Verhalten (Referenzdaten aus Simulation) \rightarrow Abweichung = Fehler

\rightarrow Analyse von Abweichung! Diagnose

Massiver Speicherplatz für Referenz-Responses!

Sequentielle Logik testen - der Scan Path

kurze Wt. sequentielle Logik

neue Dimension: Zustand (Testvektor aulegen, Zustand auffahren!) → mehr Testvektoren

hat Speichernde Elemente (FF/Latch)
für Fehlererkennung: bestimmter Zustand von Testvektor

eventuelle Probleme: Wenn Schaltung kein Reset hat weiß man nicht in welchen Zustand zum Testbeginn (Wir haben aber Reset :))
(Trotzdem wächst Testaufwand exponentiell!)

BSP Overflow testen ist ein Problem!

- Carrybit von 32 bit Counter
- 1) Counter auf 0 (mit Reset :))
- 2) 2^{32} Taktzyklen warten, dann Overflow
→ Kosten 10€ / Chip / feature ... TBER

BSP Controller im Auto alle einzeln
testen → dazu zugehörigen → ob
Funktioniert ist nicht garantiert!

Wie umgehen wir das Geldproblem?

→ nur für unkomplexes


Functional-Test: Black Box → Funktioniert? es wird nicht hineingeschaut

Structural-Test: White Box → System zerlegt; einzeln getestet es wird nicht
(aber Designfehler nicht erkennbar) großes Gaußs betrachtet.


Fertigungstest: Fehler im Transistor → Gatefehler

Methode: Scan Test

Im Chip sind quasi schon eingebaute Funktionen, die kein Testen helfen. Sie verdrängten die Register anders (zu einem großen Schieberegister) und werden dann mit Testmustern gefüllt. Die Schaltung ist nur statisch (nicht in Betrieb) testbar.
Testpunkte werden generiert (an fast jeder Stelle, keine Blöcke werden exhaustive getestet)



Das gestaltet man mittels **Overhead**, beispielsweise wird ein zusätzlicher MUX zum Testen durch ASIC Design Tool in der Fertigung eingebaut
Scan → Potential für Reverse Engineering



Register (alte MUX)

- Data_out über D
- Scan_out über CLK

Was muss man tun damit man Scanst machen kann?
Wie generiert man Testmuster?
MUX, Scanenable ...

Ablauf:

- 1, Testmodus aktivieren: Multiplexer schaltet TF Eingang an anderen FF Ausgang ⇒ Schieberegister (umgehen von Kom. Logik)
- 2, Testvektor anlegen: seriell in Scanchain geschiftet
- 3, anwenden: Verarbeitungsschritt an Pins durchführen
- 4, Response: Zustände von FFs seriell auslesen

Varianten:

Full Scan: MUX einbauen → alle FFs eingebunden → Clip langsamer

Partial Scan: Nur an unkritische Pfade + nicht alle FFs → Nachteil bei sequentieller Logik

Multiple Scan chain: Aufteilung auf disjunkte Scan Chains → rasches lesen, viele Pins

Vorteile: sequentielles Testproblem auf kombinatorisches zurückführen, Scan chain automatisch generierbar, Wenige Pins für Registerkettenzugriff

Sehen von internen Zuständen, gute Testbarkeit (weil jedes FF ist Testpunkt)

Nachteil: Shiftzähler bei langen Scan Chains, "tote Pins"

wieviel Strom zieht er?

IDDQ - Test:

↓
20% verdickter Chip

angewöhnlich hoher Stromverbrauch →
eventuell Fehler!
(Abh. von Testvektor!)

Speicher & Marchtests

d.h. wie teste ich, ob Speicher funktionieren?

Fehlermodelle:

Stuck-at Fault: Bitzelle sitzt auf 0/1

Transition Fault: nur in eine Richtung schaltbar

Coupling Fault: Adressat einer Zelle beeinflusst nächste (z.B.: Bit fällt um \rightarrow Nachbit kippt)
 ↳ Neighbourhood: Schreiben in Nachzelle

Tests von Speicherblöcken: mittels Scantest zu aufwendig,
 mittels Funktionalen Test möglich
 mittels March Test empfohlen

March Test:

- findet Coupling Faults
- $O(n)$ nur linear
- in HW einfach implementierbar
 (auch nur programmierbar!)

March Test Algorithmen:

- 1) alle Speicherzellen = 0
 - 2) aufsteigend: Zellen durchgehen, Zelle 00 start 1 sekun.
 (wenn 1 steht \rightarrow Fehler!)
 - 3) aufsteigend: Zellen durchgehen, Zelle 01 start 0 sekun.
 (wenn 1 steht \rightarrow Fehler!)
 - 4) 0 in allen Zellen Pop.
 - 5) absteigend: Zellen durchgehen, Zelle 00 start 1 sekun.
 (wenn 1 steht \rightarrow Fehler!)
 - 6) absteigend: Zellen durchgehen, Zelle 01 start 0 sekun.
 (wenn 1 steht \rightarrow Fehler!)
- gute Idee h.

Umsetzung in FPGAs:

nach Fertigung: Grundfunktion testen (prog bei OTP nicht möglich)

nach Programmierung: Rücklesen, Simulation


Programmierbare & nicht programmierbare Bauteile sind gleich gut testbar.

Boundary Scan (Systemintegration \rightarrow hat nichts mit Scantest gemein!)

Problem: Zugänglichkeit bei unbestückten Leiterplatten


Wir testen: bestückte Leiterplatte mittels Flying Probes, Nadelbetroddler, Funktionsknoten und Boundary Scan

Wie funktioniert's?



DR-Cells zur Umsetzung (normal, Schieberegister, ausgeben/einlesen von Daten)
 oft spezielle Zellen in Libraries verfügbar!

JTAG Test Access Port: auch TAP Controller ist ein Testcontroller.



MISR: Multiple Shift Index Register


Built-in Self Test (BIST)

Design for Test: Testbarkeit = Designanforderung, Integration von Bist-Logik ("unnötiges" FF, ... \rightarrow Ablösung, an sich selbst geschlossenes Flipflop ist Schleife für Test!, Schaltung, die gewisse Taktfrequenz braucht auch!)

Regeln für Design-for-Test:

- ~~Clock gating~~
- ~~Self resetting~~
- ~~Residual analog Logik~~


- Partitionierung (mit Bus) ✓
- Trennen von Takt + Signalen ✓
- Initialisierung für sequentielle Logik ✓
- Testhilfen in Zählerketten ✓



Implementierung:

Test Pattern Generator: rückgekoppeltes Schieberegister, Pseudo Random Generator

Response Analyzer: Multiple Input Shift Register (MISR) Erweitertes LFSR



response data compression: Sequenz von Responses mit MISR auf Signatur \rightarrow Aliasang (auch einzelne Fehler zu richtiger Stelle!) (WSLK bei $p \sim 2^{-R}$)

Collar Logik isoliert Speicher während Test!

BSP 5 Pins für boundary scan, internal scan, Speicher test, Konfiguration



Vorteile: kritisches Interface auf Chip, Interface einfache nach außen;

ad space kosten, gute Testpunktzugänglichkeit, Kosten klein,

Overhead bei 10%, rasche Diagnose, keine Designnologie,

für Start up / on-line Test verwendbar

on-line Test: Defekte während Betrieb (Raumfahrt, Weide)

↳ Innerer Zustand bei Test gleich!
 Zeitverhalten gleich!

Auto 300.000 km \rightarrow funktioniert Airbag?

Der Logikanalysator

elektronisches Messgerät, das den Zeitverlauf von digitalen Signalen aufzeichnet / anzeigt

Hultimeter

1 Kanal

statische Größen messen
(relative Kennwerte)

gibt Effektivwert an
für rasche Änderungen

Oszilloskop

2-4 Kanäle

dynamisch (Spannungsverlauf ^{nur} über Zeit)

Frequenzbereich bis mehrere GHz

(gut für Interleaving)

kontinuierliche Amplitude, kontinuierliche Zeit

Timing Analyzer

bis 512 Kanäle

um Prozessor zu debuggen
(ganze Busse anschauen)

höher Logikpegel messbar

Viele Messfunktionen

Frequenz: bis einzelne GHz

State Analyzer

bis 512 Kanäle

nur synchrone Zeitverläufe sichtbar

höher Logikpegel messbar


Viele Messfunktionen

Frequenz: bis GHz

↳ fast so hoch wie bei Timing Analyzer

diskrete Amplitude, kontinuierliche Zeit \rightarrow diskrete Amplitude, diskrete Zeit \dots

Aufbau (Funktionsblöcke)



Diskriminator

ADC - Analog Digital Converter (bei Speicheroszi liefert ADC feinstufige Info.)

Schwellwert: user defined / nach Logik standards

fein einstellbar (mit Logik ist es grenzenlos zoombar)

→ Interpretation kann anders als ttw untersch. sein!

Schwellwert - Problem: Schwellwert LA + Schwellwert ttw

→ falsche Pegel

(Aber nur wenn Signalpegel in falschem Bereich)

→ falsche Flanken

(Flankenverschiebung nur bei flachen Flanken relevant)

Abtasteinheit

zeitlich diskretisieren (Achtung: Unterabtastung → verlorene Datei!)

Takt als Abtastungsbasis → Timing Analyzer: hochfrequenter Takt → alle Details wie Speicheroszi

Timing Analyzer: hochfrequenter Takt → alle Details wie Speicheroszi

→ State Analyzer: Takt liefert Takt → Zustandsübergang ist Fehleranfällig

(bei Phasenverschiebung!)

Sampling - Problem

→ Unterabtastung (Timing Mode)
Pulse verloren, Flanken verschoben
GQ Shannontheorem

→ Phasenverschiebung (State Mode)
verschiedene Interpretationen von
Setup / Hold etc...

Speicher

Samples ablegen (in Echtzeit, Bearbeitung & Darstellung offline)

ein großer Speicher ist nicht die optimale Lösung

Tiefe: 1 M Sample (bei 1GHz nach 1ms voll → nicht alle States dargestellbar → Trigger)

Aufzeichnungsmodi (für Timing Mode)

Trade off: Je schneller getaktet wird, desto weniger Speicher wird gebraucht (weil alle eng beieinander)

je genauer die Spezifizierung, desto geringer die Abtastrate

Transitional Sampling: Punkte merken wo sich Zeitpunkt ändert (Flanke + Zeitpunkt!)

Trigger

≠ Sampling, was nur einen Punkt verwendet!

bestimmt, wann Sampling beginnt/auflhrt (LA kann h auf Trigger warten)

Makierung: für Datenaufzeichnung für später!

Pretrigger: Zeichnet auf, was vor Trigger passiert ist (nicht überschreibbar)

Posttrigger: Was war nachher (Trigger → noch halber Speicher dann stop)

LA zeichnet ständig auf, wenn "Trigger" aktiviert dann Info speichern

Unterschied von Trigger / Sampler

Speicher als FIFO

trigger levels möglich

store, stop, AND, OR möglich

(im State mode komplexer)

Darstellung durch Timing Diagramm, State Diagramm, State Listing

Cursor

horizontale Zeitbereichsmakierung (direkte Wertablesung)

automatisch positioniert

Differenzmessung

Probing:

für mechanische & elektrische Verbindungen, Pegelanpassung, Impedanzanpassung

Probleme: Zeitbezüge bei langen Kabeln

Lösung: Flying leads ≫ Samtec probes (Stecker)

Teilweise angelökt (einweg → Sockel in Design vorhanden)

Kennwerte eines LA

logic analyzer channels

pattern generator channels → Ausgänge zum Signal/Simuli erzeugen

High speed timing zoom

maximum timing sample rate (Dependzäher) kann beliebig gezoomt werden

maximum state clock rate

maximum state data rate

maximum memory depth

Supported signal types: single ended (normale Logikpegel erzeugbar)

Triggerbedingungen: Flanke, Zustand, Pulsdauer, ...

(if then else nicht nützlich)

Grundlagen

Der Einsatz digitaler Elektronik in sogenannten „Embedded Systems“ prägt unsere Gesellschaft.

Digitale Elektronik bietet gegenüber der analogen Vorteile wie einfache Speicherbarkeit, bessere Störsicherheit und höheren Abstraktionsgrad.

Die Kunst des digitalen Design besteht darin, die Grenzen digitaler Logik zu verstehen, die immaterialen Idealisierungen zu bedenken und durch Kenntnis des gesamten Entwicklungsprozesses die Gesamtkosten eines Design zu minimieren.

Kombinatorische Logik funktioniert unabhängig von der Vorgeschichte.

Sequentielle Logik hat im Gegensatz dazu ein Gedächtnis (Rückkopplung oder Speicher) und daher einen inneren Zustand.

Kombinatorische Grundfunktionen sind Inverter, AND, OR, NAND, NOR, XOR und XNOR.

Aus diesen Funktionen lassen sich komplexere Funktionen mit mehr Eingängen wie z.B. ein Multiplexer oder ein Threshold Gate realisieren.

Sequentielle Grundfunktionen sind das Latch und das Flip-Flop. Es gibt jeweils mehrere Varianten.

Beim D-Latch steuert ein „Enable“-Signal, ob die aktuellen Daten durchgelassen oder die alten Daten gehalten werden.

Das D-Flip-Flop übernimmt mit der aktiven Takt-flanke neue Daten und hält diese bis zur nächsten.

Zusatzfunktionen beim Flip-Flop sind „Preset“ und „Clear“ sowie „Clock Enable“.

Eine State-Machine durchläuft synchron eine Sequenz von Zuständen.

Die Abfolge der Zustände wird durch die Eingangssignale gesteuert.

Bei der Moore-State Machine hängen die Ausgänge nur vom Zustand ab, bei der Mealy-State Machine werden sie zusätzlich auch (asynchron) von den Eingängen beeinflusst.

Die Darstellung einer State-Machine erfolgt im Zustandsgraph und im Zustandsdiagramm.

Die Boolesche Algebra umfasst mehrere Theoreme, wie z.B. jene von De Morgan und Shannon.

Jede Boolesche Funktion ist durch ihre Wahrheitstabelle eindeutig beschrieben.

Eine grafische Darstellung der Wahrheitstabelle ist im Karnaugh-Veitch-Diagramm möglich.

Aus Wahrheitstabelle bzw. KV-Diagramm lassen sich Minterme bzw. Maxterme ableiten und durch deren Verknüpfung schließlich die disjunktive bzw. die konjunktive Normalform.

Asic Fertigung

Die technologische Entwicklung im Bereich der ASICs ist extrem dynamisch. Der bekannteste Indikator dafür ist das Moore'sche Gesetz: Die Komplexität (Anzahl von Transistoren in einem Design) verdoppelt sich alle 1,5 Jahre.

Siliziumdioxid ist ein Isolator, polykristallines Silizium ein Leiter, und mittels Dotierung lassen sich mit Silizium auch Schalter (Transistoren) realisieren. Damit ist Silizium der ideale Ausgangsstoff für digitale Logik.

Ausgehend vom Rohstoff Quarz wird über komplexe Fertigungsschritte ein Chip gefertigt: Schmelzvorgänge, Dotierung, Oxidation, Metallisierung. Mittels Photolithographie werden dabei die gewünschten Strukturen hergestellt. Diese sind über Masken definiert.

Der charakteristische Parameter einer Technologie ist die Feature-Size L. Die einzelnen Transistor-Strukturen werden über den metallischen Interconnect verbunden.

Der fertige Die wird getestet und in ein Gehäuse gepackt.

Aktuelle Trends bei der ASIC-Fertigung sind Silicon on Insulator, Multichip-Module, Thorugh-Silicon Via und System on a chip.

Eine Reihe technologischer Grenzen scheint das weitere Wachstum der Entwicklung zu begrenzen. Bisher wurden solche Grenzen jedoch stets überwunden – nicht zuletzt aufgrund der immensen Forschungsaufwände in diesem Bereich.

Aufbau Logischer Gatter

Grundelement der digitalen Logik ist der Enhancement-FET, wobei bei CMOS der n-Kanal-Typ und der p-Kanal komplementär zum Einsatz kommen.

Die wichtigsten Parameter des FET sind Schwellspannung und Ausgangstrom (bzw. Formfaktor)

Im Idealfall verhält sich ein FET wie ein Schalter: der n-Kanal-FET schließt bei 1 am Steuereingang, der p-Kanal-FET bei 0.

Die Idealisierung als Schalter funktioniert nur unter geeigneten Randbedingungen.

Bei genauerer Betrachtung (im Zeit oder Amplitudenzirkel) verhält sich der FET wie ein analoges Bauelement.

Der Inverter ist die Grundstruktur aller Logikfunktionen. Er lässt sich technologisch einfach implementieren.

Ersetzt man die beiden Einzeltransistoren durch einen sog. n-Stack bzw. p-Stack, so lassen sich bei geeigneter Abstimmung allgemeine logische Funktionen wie AOI und OAI implementieren, sowie als Sonderfälle auch NAND und NOR.

Nicht invertierende Funktionen können in CMOS nicht einstufig realisiert werden.

Weitere typische Elemente sind Transmission Gate, Multiplexer und getakteter Inverter.

Mittels getakteter Inverter kann ein Latch realisiert werden, durch Master/Slave Kombination zweier Latches ein Flip-Flop.

Aufgrund der Einschwingzeit der Datenpfade (und insbesondere der Speicherschleife) darf innerhalb des „Decision-Window“ (Summe aus Setup- und Hold-Time) keine Änderung der Daten erfolgen, sonst kann Metastabilität auftreten. Die Realisierung eines ganzen Speichers mittels Flip-Flop oder Latch ist sehr ungünstig, effizienter sind hier SRAM oder DRAM.

Neben dem komplementären Ausgang gibt es den Tri-State Ausgang sowie den Open Drain Ausgang.

Die CMOS-Technologie ist derzeit am weitesten verbreitet, in besonderen Anwendungen findet man jedoch auch bipolare Logikfamilien wie TTL oder ECL, oder auch Bi-CMOS (für hohe Treiberleistung).

Design Flow eines Asci

Der Design-Flow eines ASIC bzw. FPGA umfasst die folgenden Schritte: Spezifikation, Design-Entry, Compilation, Technology-Mapping, Partitioning, Floorplanning, Placement & Routing (PPR), Fertigung /Download

Der Design-Prozess ist höchst komplex und daher fehleranfällig. An vielen Stellen ist daher eine Verifikation nötig, und im Fehlerfall müssen die einzelne Design-Schritte wiederholt werden. Das Design ist also ein iterativer Prozess.

Die Verifikation umfasst folgende Schritte: Validation (Prüfen der Spezifikation), Simulation (Prüfen der virtuellen Implementierung) und Test (Prüfen des physikalischen Designs)

Das Y-Diagramm erlaubt eine Veranschaulichung des Design-Prozesses. Es umfasst die 3 Achsen Verhalten, Struktur und Geometrie. Durch konzentrische Kreise werden die Abstraktions-ebenen dargestellt.

Der Design-Prozess beginnt auf einer hohen Abstraktionsebene (typ. RTL) auf der Verhaltens- (und/oder Struktur-) achse. Mittels Tool-Support gelangt man über Struktur und die Geometriearchse zu niedrigeren Abstraktionsebenen und schließlich ins Zentrum des Diagramms.

In HDLs lässt sich vieles einfach beschreiben, eine Abbildung auf HW erweist sich jedoch bei der Synthese oft als zu aufwendig oder unmöglich. Durch einen Optimierungsprozeß wird eine Kosten- funktion minimiert bzw. eine Nutzenfunktion maximiert, jeweils unter Einhaltung gegebener Randbedingungen. Partitioning, Placement und Routing sind solche Optimierungsprozesse. Vielfach werden hier aufgrund der Komplexität heuristische Methoden den geschlossenen Lösungen vorgezogen. Für Partitioning und insbesondere Placement und Routing ist eine Abschätzung der Signallaufzeiten essenziell. Diese erweist sich jedoch aufgrund der Dominanz des Interconnect-Delay für neuere Technologien als zunehmend schwieriger. Simulation sollte auf möglichst vielen Ebenen durchgeführt werden, um Fehler rasch und eindeutig identifizieren zu können.

Die Signal-Resolution Table gibt Aufschluss darüber, welcher Ausgangspegel aus dem Zusammenwirken mehrerer Eingangspegel an einem bestimmten Logikelement entsteht. Bei der ereignisgesteuerten Simulation werden die Ereignisse nach einer Liste chronologisch abgearbeitet, neue Folge-Ereignisse werden in der Liste ergänzt. Gleichzeitigkeit wird durch die „Delta-Time“ berücksichtigt.

Die statische Timinganalyse sucht systematisch das Design nach den langsamsten Datenpfaden ab. Das Timing ist in Libraries definiert. Variationen in der Temperatur oder der Versorgungsspannung werden durch Derating-Factors berücksichtigt. Die formale Verifikation erlaubt eine lückenlose Überprüfung des Designs nach bestimmten Kriterien. Voraussetzung ist aber das Vorliegen eines entsprechenden Modells. Mit dem sogenannten Model checker kann man z.B. sicherstellen, dass

Speichertechnologien

Digitale Speicher sind eine strukturierte Anordnung von Bits mit zwei klar unterscheidbaren Zuständen.

Neben Aufbau und physikalischem Speicherprinzip sind Volatility, Beschreibbarkeit und Random Access charakteristische Merkmale.

Neben ihrer eigentlichen Funktion als Daten-speicher sind Speicher auch für vielfältige logische Funktionen verwendbar.

Zur Vereinfachung der Decodierlogik sind Speicher als zweidimensionales Array strukturiert.

Bei den ROMs unterscheidet man zwischen Mask-ROM, OTP, UV-EPROM und EEPROM.

Das SRAM beruht wie das Latch auf einer Speicherschleife aus rückgekoppelten Invertern, ist aber platzsparender.

Das DRAM verwendet einen Kondensator als Speicherelement, eine Speicherzelle ist daher deutlich kleiner als beim SRAM. Es ist allerdings ein periodischer Refresh erforderlich.

Das MRAM ist ein schneller nicht-flüchtiger Speicher. Es beruht auf magnetischer Polarisation.

Multiport-Speicher und FIFO erlauben die Kopplung unsynchronisierter Systeme. Durch Hinzufügen von Prüfbits können Bitfehler erkannt und eventuell auch korrigiert werden. Übliche EDC/ECC-Verfahren sind Parity, Hamming Code und CRC.

Zieltechnologien

Der Full-Custom-ASIC bietet maximale Flexibilität für Optimierungen, wird jedoch aus Aufwandsgründen nur für Spezialanwendungen eingesetzt.

Der Standardzellen IC (CBIC) geht von einer Library aus vorgefertigten und getesteten Logikzellen aus. Dies vereinfacht das Design, bei der Fertigung sind aber alle Layer kundenspezifisch.

Beim Gate Array sind Basisfunktionen vorgegeben, durch kundenspezifische Metallisierungslayer kann über Makros jede Funktion implementiert werden. Man unterscheidet zwischen channelled, channelless und structured GAs.

Time to market ist ein entscheidendes Erfolgskriterium für ein Design. Das ist ein entscheidendes Argument für programmierbare Logik.

Bei den programmierbaren Logikbausteinen (Programmable Logic Devices, PLDs) unterscheidet man zwischen ROM, PAL/PLA und FPGA/CPLD.

Bei den FPGAs sind die Funktion der Logikzellen, Funktion der I/O-Blöcke und Verbindungen programmierbar.

Programmiert werden schaltbare Verbindungen, (Antifuse oder TG über EPROM bzw. SRAM).

Programmierbare Logikzellen lassen sich auf der Basis von Multiplexern, Look-up Tables (LUT) oder Wired AND (PAL-Struktur) realisieren.

Bei den I/O-Blöcken sind üblicherweise Ausgangspolarität, Verzögerungen, Latches im Datenpfad, Treiberstärke/Anstiegszeit, Pull-ups, Tri-State etc. programmierbar.

Beim Interconnect bedeutet jede programmierbare Verbindung eine Verzögerung. Es muß daher ein Tradeoff zwischen Flexibilität und Geschwindigkeit gefunden werden.

Der Interconnect ist bei den CPLDs völlig regulär und sein Timing daher einfach vorhersagbar.

Die wesentlich leistungsfähigeren FPGAs haben auch einen komplexeren Interconnect, der dadurch auch im PPR sowie im Zeitverhalten schwerer beherrschbar ist.

Die Konfiguration ist bei EEPROM- und Antifuse-basierten CPLDs nicht-flüchtig; bei den SRAM-basierten FPGAs muss sie bei jedem power-on nachgeladen werden.

Hierzu gibt es vielfältige Möglichkeiten.

Datenblattangaben

Die Temperatur hat einen wesentlichen Einfluß auf die Funktion eines Chips
Entscheidend ist in jedem Fall die „Junction Temperature“. Sie ergibt sich aus
Umgebungs-temperatur, Verlustleistung und thermischem Widerstand.
Für die Umgebungstemperatur sind verschiedene Bereiche spezifiziert:
commercial, industrial und military.

Die Verlustleistung umfasst drei Komponenten: statische Ströme, Ladevorgänge
und transiente Kurzschlüsse.

Dominant sind im aktiven Betrieb die dynamischen Ladeströme. Sie sind
proportional zur Takt-frequenz und zum Quadrat der Spannung.

Um ein Hin- und Herschalten der Eingänge zu vermeiden, müssen entweder die
Signalflanken entsprechend steil sein, oder man verwendet Schmitt-Trigger-
Eingänge. Diese weisen eine Hysterese auf.

Um eine Störspannungsabstand zu gewährleisten sehen die Spezifikationen für
die Ausgänge engere Grenzen vor als für die Eingänge.

Der Ausgangsstrom ist stets begrenzt (Ausgangs-widerstand). An einen Ausgang
darf daher nur eine begrenzte Anzahl von Eingängen ange-schlossen werden
(Fan-Out).

Ausserdem ergibt der Ausgangswiderstand im Zusammenwirken mit den
Kapazitäten der Leitungen und der Eingänge ein RC-Glied, das die
Umschaltvorgänge verzögert.

Typische Timing-Angaben sind Setup- und Hold-Time, Durchlaufzeit, clock-to-
output-delay sowie Routing delay.

Hohe Temperatur, niedrige Versorgungsspannung und hohes Fan-Out machen
einen Chip langsamer.

Das Routing ist ein entscheidender Einflussfaktor für das Timing

Das Taktnetz spielt eine besondere Rolle im Interconnect. Zur Erreichung eines
geringen Delay und eines geringen Skew trotz des hohen Fan-Out und des weit
verzeigten Netzes werden spezielle starke Treiber und spezielle Topologien
eingesetzt.

Taktnetze sind daher stets mit gesonderten Pins verbunden und sind im Design
gesondert zu behandeln.

Synchrones Design

In realen Schaltungen sind Signallaufzeiten unvermeidlich.

Die Differenzen dieser Laufzeiten (Skew) variieren in nicht vorhersagbarer Weise.

Boole'sche Logik geht von kontinuierlich gültigen und konsistenten Eingängen aus.

Zeitliche Zusammenhänge sind in Boole'scher Logik nicht beschreibbar.

Genau diesen Mangel muss eine Design-Methode kompensieren.

Synchrones Design verwendet Zeitbedingungen, um die die Datenkonsistenz zu beurteilen.

Diese Methode ist effizient und bewährt.

Der Schluss von Zeitbedingung auf Konsistenz ist aber indirekt und willkürlich.

Synchrones Design ist daher keine natürliche Lösung des Grundproblems.

Dieser Mangel wird mit steigenden Taktfrequenzen immer deutlicher spürbar.

Bei Timing Violations und an den Grenzen von Clock Domains kann es zu Metastabilität kommen.

Eine Verletzung der Setup-/Hold time kann zu beliebig langem Verweilen des Ausgangs eines Flip-Flop in einem undefinierten Pegel führen.

Übernimmt ein nachfolgendes Flip-Flop diesen un-definierten Zustand („Upset“), kommt es zu Fortpflanzung und zu inkonsistenter Interpretation.

Die Wahrscheinlichkeit dafür kann berechnet werden. Sie steigt exponentiell mit sinkenden Timing-Reserven, hängt aber auch von der Technologie ab.

Defekte und Fehler

Fehlerquellen sind über den gesamten Lebenszyklus eines Chips verteilt: vom Design über die Fertigung und Inbetriebnahme bis zur Applikation.

Designfehler werden durch Simulation entdeckt.

Ursachen von Defekten bei der Fertigung liegen in Wafer-Material, Lithographie, Entwicklung & Ätzen (Verunreinigungen), Bonding, Packaging,...

Die Badewannenkurve beschreibt die Verteilung der Ausfälle über die Betriebszeit: Nach einer hohen Ausfallsrate zu Beginn (infant mortality) folgt eine Periode mit konstanter, niedriger Ausfallrate (useful life), danach steigt die Ausfallrate stark an (wear-out).

Häufigste Ursachen für Defekte im Betrieb sind Gate-Oxide-Breakdown, Electromigration und Electrical Overstress.

Beim Gate-Oxide-Breakdown bilden Störstellen in der extrem dünnen Isolationsschicht des Gate-Oxid einen leitenden Pfad. Solche Störstellen entstehen z. B. durch unreines Material bzw. durch Beanspruchung durch hohe Felder.

Electromigration ist die Verschiebung von Material durch einen Elektronenwind, der sich bei extrem hoher Stromdichte bildet.

Gemäß Black's Law sinkt die MTTF quadratisch mit d. Stromdichte und exponentiell mit d. Temperatur

Electrical Overstress ist eine Überbeanspruchung durch zu hohe Spannungen, wie z. B. Spannungsspitzen bzw. Blitzschläge.

Hohe Temperatur, Temperaturzyklen sowie hohe Spannungen und Ströme wirken sich negativ auf die Lebensdauer eines Chips aus. Ebenso kann unsachgemäßes Handling zur Zerstörung führen (ESD).

Der Einfluss der Temperatur auf die Lebenserwartung eines Chips wird durch die Arrhenius-Gleichung beschrieben: Temperaturerhöhung bewirkt ein exponentielles Ansteigen der Fehlerrate.

Beim Burn-in versucht man die Phase der infant mortality durch Temperaturzyklen noch vor der Auslieferung zu überwinden.

Physikalische Defekte können sich in verschiedenster Weise auf die logische Funktion eines Chips auswirken. Typische Manifestationen sind Kontaktprobleme, Isolationsprobleme, parametrische Fehler, dynamische Fehler und Speicherfehler. Das Stuck-at Fehlermodell nimmt als Fehlermanifestation an, dass ein Schaltungsknoten auf einem bestimmten Logikpegel „festsitzt“. Dieses Modell trifft zwar selten wirklich zu, hat sich in der praktischen Anwendung jedoch bewährt.

Testing

Gemäß der „Rule of ten“ steigen die Kosten für einen Defekt mit jedem Assemblierungsschritt um den Faktor 10.

Tests werden nicht nur in der Fertigung durchgeführt. Sie begleiten den Chip während seines gesamten Lebenszyklus.

Übliche Maße für die Testqualität sind Defect Level und Test Coverage.

Fehler in redundanter Logik können prinzipiell durch einen Test nicht erkannt werden.

Die Testbarkeit ist bestimmt durch Beobachtbarkeit und Steuerbarkeit.

Beim Exhaustive Testing werden alle möglichen Testvektoren angelegt und das Testobjekt somit vollständig getestet. Diese Methode führt in der Praxis meist zu einer unrealistisch hohen Anzahl von Testvektoren.

Beim Deterministic Testing wird versucht, systematisch eine Liste von Testvektoren zu erstellen. Dabei bedient man sich der Fehlersimulation sowie einiger Techniken zur Reduktion (Äquivalenz, Dominanz)

Beim nondeterministic Testing werden die Testvektoren nach dem Zufallsprinzip gewählt. In der Praxis bewährt sich diese Methode (bei sinnvoller Handhabung) sehr gut.

Der Test sequentieller Logik ist besonders problematisch, da zunächst das Testobjekt in einen bestimmten Zustand gebracht werden muss.

Der Scan-Test vermeidet dieses Problem, indem alle Register zu einem Schieberegister verbunden werden. Mit diesem wird der Testvektor an die verbleibende kombinatorische Logik geführt.

Der Scan Test ist ein struktureller Test: Er überprüft (im Gegensatz zum funktionalen Test) nicht die spezifizierte Funktion der Gesamtanordnung, sondern nur die Funktion der verwendeten logischen Gatter.

Beim Speicher erweist sich aufgrund seiner einfachen Funktionalität und der etwas anderen Fehlermodelle ein funktionaler Test als die bessere Lösung.

March-Tests bieten eine besonders hohe Effizienz beim Speichertest.

Für das Testen von Leiterplatten hat wurde der Boundary-Scan standardisiert.

Der Test-Access Port ermöglicht eine effiziente Kommunikation mit der Testlogik auf dem Chip.

Beim Built-in Self-Test befindet sich die Testlogik auf dem Chip. Dies verursacht zwar einen HW-Overhead, erhöht die Test-Performance jedoch entscheidend und erlaubt eine Wiederverwendung in anderen Testphasen.

Für das Generieren von pseudozufälligen Testmustern werden Linear Feedback Shift Register (LFSR) verwendet.

Die Compaction der Responses erfolgt in einem Multiple Input Shift Register (MISR). Sie führt zu Aliasing.

Der Logikanalysator

Ein Logikanalysator kann wesentlich mehr Kanäle gleichzeitig darstellen als ein Oszilloskop, eignet sich aber nicht zur Darstellung des analogen Signalverlaufs. Das Eingangssignal wird zunächst digitalisiert, wobei der Schwellwert an den Logikstandard der HW anzupassen ist.

Für die nachfolgende zeitliche Diskretisierung wird ein Takt benötigt. Im Timing Mode wird dieser vom Messgerät geliefert, im State Mode vom Target.

Bei entsprechender Überabtastung kann im Timing Mode der Zeitverlauf noch recht genau verfolgt werden.

Im State Mode ist die zeitliche Position der Flanken nicht mehr genau sichtbar, man erkennt dafür die Folge der synchronen Zustände.

Da der Speicher begrenzt ist, muss im Timing Mode ggf. die Abtastrate verringert werden um ein genügend großes Intervall aufzuzeichnen. Für Signale mit geringer Aktivität ist Transitional Sampling vorteilhaft.

Der Trigger dient als Referenzpunkt für die Aufzeichnung. Als Triggerbedingung wird daher üblicherweise das interessierende Event formuliert.

Im Pretrigger-Bereich ist die Aktivität unmittelbar vor dem Trigger sichtbar, im Posttrigger die unmittelbar nachfolgende Aktivität.

Die aufgezeichneten Daten können entweder in Form einer Liste oder als Timing-Diagramm dargestellt werden.

Richtiges Probing ist wesentlich, um unverfälschte Messergebnisse zu erhalten.

Anhang: Beispiele

Theoriefragen - 2.6.2015

Frage 1:

Nennen Sie 5 Vorteile der Digitalisierung von Signalen bzw. Information!

Frage 2:

Sie wollen ein Logiksignal vom Ausgang eines Gatters G1 (Ausgangswiderstand $R = 100\Omega$) zum Eingang eines Gatters G2 (Eingangskapazität $C = 0,1\text{pF}$) leiten (Leitung ideal). Schätzen Sie ab, welches Delay sich durch die RC-Konstante ergibt!

Frage 3:

Was besagt das Theorem von Shannon? Wo wird es praktisch verwendet?

$F(A|B|C) \rightarrow \dots$ und für $H(x)$
Folie 37 $\xrightarrow{\text{FPGA}}$

Frage 4:

Was versteht man unter Bonding?

Frage 5:

Erläutern Sie, wie physikalische Defekte zu dynamischen Fehlern führen können!

Folie 49, 51, 50

\nearrow Fehler die LHM des CLIP verändert

Frage 6:

Wozu verwendet man eine Antifuse?

OTP FPGA, Verbindungen

Frage 7:

Was versteht man unter infant mortality?

\nearrow Badewannenkurve (Achsen beschriften)

Frage 8:

Was besagt die „Rule of Ten“?

Beispiel 1

Entwerfen Sie einen 16-bit Pseudo-Zufallsgenerator mit folgenden Schritten: Schieberegister mit Rückkopplungen (Test Kapitel)

(a) Stellen Sie den Aufbau eines 16-bit Schieberegisters aus Flip-Flops dar. Schließen Sie jeweils Takteingang, Dateneingang und Ausgang korrekt an!

(b) Ergänzen Sie diese Schaltung geeignet zu einem LFSR mit dem Polynom

$$X_{16} = X_8 \oplus X_4 \oplus X_3 \oplus X_0$$

(Hinweis: verwenden Sie einen Block namens „odd Parity“ bzw. „even Parity“ für die Realisierung eines XOR mit mehr als 2 Eingängen)

(c) Stellen Sie dar, wo man die Zufallszahl abgreifen kann

(d) Was ist der Unterschied zwischen diesem Pseudo-Zufallsgenerator und einem „echten“ Zufallsgenerator (bezogen auf die gelieferten Zahlenfolgen am Ausgang)?

(e) Nehmen Sie an, der Generator sei auf den Wert „0110110100111100“ initialisiert. Welchen Wert hat der Ausgang nach 3 Taktzyklen (= aktiven Taktflanken)?

a) 16 bit Schieberegister

b) Verbindung von 0, 3, 4, 8 weg zu even Par (Folie 31 LFSR)

c) Bei Ausgang von FF


d) Bei Pseudo. Reproduzierbar, periodische Zufallsfolge

e) Folie 32 LFSR

Tabelle: Parity über 0, 3, 4, 8 berechnen, um 1 verschieben,
gerade Kette

Beispiel 1

Gegeben ist die Multiplexer-basierte Implementierung einer Funktion $F(A, B, C)$ laut Abbildung 1.1.



a)

mittels Schanon lösen

$$(\bar{A} \wedge F_1) \vee (A \wedge F_2)$$


$$F_1 = (\bar{B} \wedge 0) \vee (\bar{B} \wedge 1) = \bar{B}$$

$$F_2 = (\bar{C} \wedge 0) \vee (C \wedge B) = \bar{B} \wedge C$$

$$(\bar{A} \wedge \bar{B}) \vee (A \wedge B \wedge C)$$

Abbildung 1.1: Implementierung der Funktion F mittels Multiplexern

- (a) Ermitteln Sie anhand der Schaltung (nicht Wahrheitstabelle) die Funktion $F(A, B, C)$!
- (b) Zeichnen Sie das KV-Diagramm und geben sie die konjunktive Normalform an!
- (c) Geben Sie für die verwendeten Multiplexer eine Realisierung mittels Transmission Gates und Invertoren an (mit geeigneter Entkopplung von Eingang und Ausgang)! Wie viele Transistoren benötigt ein Multiplexer, wie viele die gesamte Implementierung von $F(A, B, C)$ lt. Abbildung 1.1 (für interne Verbindungen können Sie die Entkopplung nun einsparen)?
- (d) Entwerfen Sie eine alternative Realisierung von $F(A, B, C)$ mittels AOI bzw. OAI! Welche Variante (OAI oder AOI) ist günstiger und warum?
- (e) Stellen Sie den Aufbau Ihrer Lösung als Transistororschaltung aus p-Stack und n-Stack dar (vergessen Sie nicht, den Ausgang zu kennzeichnen)! Falls Sie Inverter benötigen, geben Sie einmal den Aufbau eines Inverters aus Transistoren an, und verwenden Sie in Ihrer Schaltung für $F(A, B, C)$ zur besseren Übersichtlichkeit nur das Invertersymbol.
- (f) Wie viele Transistoren benötigen Sie nun für die Implementierung von $F(A, B, C)$? Vergessen Sie nicht, die Transistoren für die Inverter zu berücksichtigen!



c) Folie 47 MUX Realisierungen


#Trans: 12

in / out Buffer weg (z invertier hintereinander)

d) AOI
OAI


$\bullet (\bar{A} \wedge B) \vee (B \wedge C)$

c) f) 12 Trans = 10 + 2
↓
Für Inv



KNF: nur a inv, b&c nicht

Inverter zeichnen!



Beispiel 2

Gegeben ist der in Abbildung 2.1 dargestellte Synchronizer mit 500MHz Takt (f_{clk}). Ein asynchrones Eingangssignal (f_{input}) mit 93MHz liegt am Eingang von Flip-Flop FF1. Der Ausgang von FF1 geht direkt an den Eingang von Flip-Flop FF2. Laut Datenblatt haben die beiden Flip-Flops folgende Parameter:
 setup time $t_{SU} = 220\text{ps}$; hold time $t_{H} = 160\text{ps}$; clock to output delay $t_{CO} = 350\text{ps}$
 metastability characteristics: $\tau_c = 50\text{ps}$; $T_0 = 100\text{ps}$




Abbildung 2.1

(a) Wie groß ist die Resolution Time für FF₁? Welche MTBU ist zu erwarten?

Zur Erhöhung der MTBU soll der Synchronizer zweistufig gemacht werden, indem ein weiteres Flip-Flop, FF2, mit identischen Eigenschaften zwischen den Ausgang von FF1 und den Eingang von FF_{int} geschaltet wird. Damit ergibt sich die in Abbildung 2.2 dargestellte Schaltung.




Abbildung 2.2

(b) Welche Resolution Time und MTBU ergeben sich mit diesem neuen Synchronizer?

(c) Ihr Chef möchte, dass Sie FF2 mit invertiertem Takt ansteuern, damit die Latenzzeit des Synchronizers vermindert wird. Er argumentiert, dass seine Lösung zwar schlechtere MTBU aufweist als die nach Abb. 2.2, aber immer noch bessere als jene nach Abb. 2.1. Ist das korrekt? Begründen Sie Ihre Antwort!

b) Resolution time:

Achtung MTBU nicht immer ausreichen!

$$t_{res} = T_{clk} - t_{co} - t_{su}$$

$$t_{res}' = 2T_{clk} - 2t_{co} - t_{su}$$

$$\rightarrow t_{res}' = 2t_{res} = 2860\text{ ps}$$


c)

normal:

bis zu 3 Taktflanken (2-3 Taktzyklen)

invertiert bei Takt:

FF2 übernimmt bereits nach 1/2 Zyklus



delay bei 2-3 Taktzykl.

↳ schneller mit Latenz

$$\text{Restime mit inv. } t_{res} = \frac{T_{clk}}{2} - t_{co} - t_{su} + \underbrace{\frac{T_{clk}}{2} - t_{co} - t_{su}}_{2. \text{ Stufe}} = T_{clk} - 2t_{co} - t_{su}$$

chef hat unrecht!

Rechenbeispiele

Beispiel 1

Gesucht ist eine Schaltung, für ein 2-aus-3 Threshold Gate mit Hysterese: Sie soll den Ausgang (y) genau dann auf 1 setzen, wenn an zumindest zwei der drei Eingänge (a,b,c) logisch 1 anliegt. Der Ausgang wird genau dann auf 0 gesetzt, wenn an allen drei Eingängen logisch 0 anliegt. Für alle anderen Eingangskombinationen wird der letzte gesetzte Wert gehalten (Hysterese).

(a) Da die Schaltung ein „Gedächtnis“ für den letzten gesetzten Wert benötigt, brauchen Sie ein Speicherelement. Verwenden Sie dafür ein SR-Latch mit Beschaltung laut Abbildung 1.1. Erstellen Sie KV-Diagramm und DNF für die kombinatorischen Blöcke „set“ und „reset“!




Abbildung 1.1

Nehmen Sie für (b) bis (e) an, Sie hätten zur Implementierung nur NOR-Gatter (mit bis zu 4 Eingängen) und Inverter zur Verfügung.

(b) Wie würden Sie das SR-Latch mit NOR Gattern realisieren (Schaltplan)?

(c) Beim SR-Latch gibt es eine illegale Eingangskombination für R und S. Welche ist dies und wie verhält sich Ihr Latch dann?

(d) Kann diese Kombination in Ihrer Implementierung des Threshold Gate auftreten? Falls ja, für welches (a,b,c)? Falls nein, warum nicht?

(e) Betrachten Sie die kombinatorische Funktion für die „set“ Logik: Wie können Sie diese nur mit NOR und Invertern realisieren (Schaltplan)?

(f) Ihr Chef hat vor seinem Urlaub die in Abb. 1.2 dargestellte Implementierung für die set-Logik skizziert. Beschreiben Sie die Eingänge e1 ... e4 passend!




Abbildung 1.2

(g) Erarbeiten Sie eine alternative Implementierung der gesamten Threshold-Funktion mittels LUT (ohne Verwendung eines SR-Latch): Erstellen Sie dazu die Wahrheitstabelle $y(a,b,c,y')$.

(h) Wie viele Eingänge und Ausgänge benötigt die LUT, wie werden diese beschaltet (Skizze)? Geben Sie den Speicherinhalt der LUT an!

e) DNF bauen
und vermeide invertieren, oder

$$\text{Lösung: } \begin{aligned} & (A \wedge B) \vee (A \wedge C) \\ & (\overline{A} \vee \overline{B}) \vee (\overline{A} \vee \overline{C}) \quad \text{nOR} ; \\ & \overline{a} = \overline{\overline{a}} \\ & \overline{b} = \overline{\overline{b}} \\ & \overline{c} = \overline{\overline{c}} \end{aligned}$$

b) $\ln = 4$
Speicherinhalt: ?

→ Wert muss gehalten werden

a) SET : Wahrheitstabelle

a	b	c	set	reset
0	0	0	0	1
0	0	1	0	0
0	1	0	0	0
0	1	1	1	0
1	0	0	0	0
1	0	1	1	0
1	1	0	1	0
1	1	1	1	0

b) Folie 39 - SR LATCH

c) illegal: auf beiden Q/Q'w ein 0
dann $\overline{Q} \neq Q$!


$R=1, S=1$, bei Q / \overline{Q} kommt Q raus

d) zum auftreten set & reset ein 1 in
Wahrheitstabelle, ist nicht!
(Nein)

f) mit Shannon zerlegen

g) mittels Codeuptabelle

in : a,b,c	out : y
0 0 0 / 0	1 / 0
0 0 1 / 0	0 / 0
1 1 0 / 0	* / 1
1 0 1 / 0	* / 1
0 1 1 / 0	* / 1
1 1 1 / 1	* / 1
1 0 0 / 1	1 / 1
0 1 0 / 1	1 / 1
0 0 1 / 1	1 / 1



→ 11 / 16
auf 1

Beispiel 3

Gegeben ist die Schaltung in Abbildung 3.1.




Abbildung 3.1

- Wie müssen Sie ein D-Flip-Flop erweitern, um daraus ein Scan-Register zu machen? Skizzieren Sie diese Erweiterung!
- Erweitern Sie die beiden Flip-Flops in Abbildung 3.1 entsprechend!
- Bilden Sie mit den beiden so entstandenen Scan-Registern eine Scan Chain. Schließen Sie die Signale SI (scan in), SO (scan out) und SE (scan enable) entsprechend an.
- Betrachten Sie das AND-Gate: Welche Testmuster müssen Sie an dieses Gatter anlegen, um alle Stuck-at Fehler an seinen Eingängen und seinem Ausgang zu finden?
- Beschreiben Sie den Ablauf eines Scan Tests anhand der Schaltung für das Beispiel eines SA0 am unteren Eingang des AND-gates.
 - Welchen Pegel müssen Sie dort anlegen um den Fehler zu aktivieren?
 - Welche Sequenz von Signalen an SE, SI und CLK benötigen Sie, um das zu erreichen?
 - Welche Sequenz von Signalen müssen Sie als nächstes anlegen, um den Fehler an SO sichtbar zu machen?

Scanfestschriften

a) F41 : overhead - Scan Reparatur
hinzuschreiben

b) Mux vor D eingänge
SI / SE ausschließen

c) ✓

d) $F_{23/24}$ Fehlerdomäne ...

e)

- bei SE an 1
Reinhaltchen (2x)
Umsetzallen (normal)
Takken (und)
2x Takken → Muxer