

Digital Design



WS 2019



Vorbesprechung:

Mo: 10¹⁵ - 12⁰⁰ HS 13

FR: 11¹⁵ - 13⁰⁰ EI 10

Folien in Towel

Prüfung: **Potentielle Prüfungsfragen in rot.**

Inhalt:

- 1 Grundlagen → chips
- 2 ASIC-Fertigung
- 3 CMOS-Logik
- 4 Design-Flow
- 5 Speichertechnologien
- 6 ASIC-Zieltechnologien → VHDL
- 7 Temperatur & Verlustleistung
- 8 Datenblatt-Angaben
- 9 Synchrones Design & Metastabilität
- 10 Defekte
- 11 Test
- 12 Logikanalysator

Taschenrechner (nicht programmierbar)

Beispiele können sich Wtl. ü

mind 49 < 48 ist negativ
Pro Theorie 4-8 Punkte

KV Diagramm kommt fast immer + AOI/OAI 1,5 h

Beispielfragen:

(1 Wo for P_{max}!)

(Stoffe erklären nicht!)

Literatur:

- 1) Digital Design - Principles & Practises
- 2) Buch 2

Allgemeine Erkenntnisse

Laufzeit

Reliabilität (mehr als High/Low)

Temperatur

parallele Prozesse → nicht alles nach der Reine

Kodierung v. Adressen

Microchips

Fehlermodelle

Dies sind alles Abstraktionen

Komponenten, die sich aus R, C etc
aufbauen



Grundlagen

Physik — elektromagnetisches Feld, Thermodynamik

Transistoren — Schwellspannung, Ausgangsstrom

Schalter — Steuerung

Gatter — logische Pegel / Verknüpfung

} DiDe

Registertransfer RTL (Abstraktionsebene von integrierten Schaltkreisen) High level darstellungen, ALU

Assembler — Registerfile, Befehl, Sprung















Hochsprache Datentyp, Zweigung

Algorithmen Repter, Signalverarbeitung

Transistor: (Halbleiter)
Halbleiterbauelement
= Steuerbarer Widerstand

ALU: arithmetische
Logik
Unit

Assembler: Übersetzt Assembler in
Maschinensprache

Bezeichnung	Schaltsymbol nach IEC 60617	ANSI Schaltsymbol	Boolescher Ausdruck	Wahrheitstabelle															
AND			$y = a \& b$	<table><tr><th>b</th><th>a</th><th>$a \& b$</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	b	a	$a \& b$	0	0	0	0	1	0	1	0	0	1	1	1
b	a	$a \& b$																	
0	0	0																	
0	1	0																	
1	0	0																	
1	1	1																	
OR			$y = a \vee b$	<table><tr><th>b</th><th>a</th><th>$a \vee b$</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	b	a	$a \vee b$	0	0	0	0	1	1	1	0	1	1	1	1
b	a	$a \vee b$																	
0	0	0																	
0	1	1																	
1	0	1																	
1	1	1																	
NOT			$y = \bar{a}$	<table><tr><th>a</th><th>\bar{a}</th></tr><tr><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td></tr></table>	a	\bar{a}	0	1	1	0									
a	\bar{a}																		
0	1																		
1	0																		
NAND			$y = \overline{a \& b}$	<table><tr><th>b</th><th>a</th><th>$\overline{a \& b}$</th></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	b	a	$\overline{a \& b}$	0	0	1	0	1	1	1	0	1	1	1	0
b	a	$\overline{a \& b}$																	
0	0	1																	
0	1	1																	
1	0	1																	
1	1	0																	
NOR			$y = \overline{a \vee b}$	<table><tr><th>b</th><th>a</th><th>$\overline{a \vee b}$</th></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	b	a	$\overline{a \vee b}$	0	0	1	0	1	0	1	0	0	1	1	0
b	a	$\overline{a \vee b}$																	
0	0	1																	
0	1	0																	
1	0	0																	
1	1	0																	
XOR			$y = a \oplus b$	<table><tr><th>b</th><th>a</th><th>$a \oplus b$</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	b	a	$a \oplus b$	0	0	0	0	1	1	1	0	1	1	1	0
b	a	$a \oplus b$																	
0	0	0																	
0	1	1																	
1	0	1																	
1	1	0																	
XNOR			$y = \overline{a \oplus b}$	<table><tr><th>b</th><th>a</th><th>$\overline{a \oplus b}$</th></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	b	a	$\overline{a \oplus b}$	0	0	1	0	1	0	1	0	0	1	1	1
b	a	$\overline{a \oplus b}$																	
0	0	1																	
0	1	0																	
1	0	0																	
1	1	1																	

verschiedene Abstraktionsebenen

VO: Gatter, Schalter und ihre Optimierungen

CAC?

analog: alle Punkte / Spannungspegel interessant

digital: Unterscheidung high/low

Spannungen: analoges Signal mit digitalen Logikpegel

"Jetzt neu: digital"

↳ einfacher zu bedienen

↳ reproduzierbar (wieder)

↳ billiger (Trend)


↳ weniger Fehleranfälligkeit

Warum digital?

- Störfester (wenig Fehler durch rauschen)
- Speichern (analoges Signal speichern ist schwieriger) Computer ohne Speichermöglichkeit?
- Reproduzierbar
- Programmierbarkeit
- Einfache Schaltung (fertigung)
Zusammenstopfung

... aber IRL ist Analog! → Digitale Behandlung erlaubt höheren Abstraktionsgrad

Temperatur, Spannungssignale ...



Flanke:
↑ Zeitpunkt
steigend 0 → 1
fallend 1 → 0

Boolesche Algebra

•) AND

•) const → Ausgang ist immer 0

•) BUF nur 1 signal behandelt

•) OR

•) XOR


•) INV (negiert)

•) NAND (not and)

•) NOR

•) NINV = BUF

Inverter (NOT)



AND



OR



Maskieren

• Sperrt Eingänge

• Dinge zusammenführen

INV(Eingang & Ausgang) → und zu oder

Interrupt - Mask

hängt nur von Eingang ab

[illegible]

AND






OR

NAND

NOR

XOR

XNOR



Antivalenz

Äquivalenz


Bei ^ugesteuertem Inversion (Trojaner)
Addierer, Halbaddierer, Parity

alle Funktionen darstellbar
(wegen demorgan!)

	Eingang		Ausgang		
Maskieren:	AND	0	\Rightarrow	0	erzwingt Sperrung der Eingänge (nur 1)
	OR	1	\Rightarrow	1	erzwingt Sperrung der Eingänge (nicht beide)

Zusammenführen: AND 0 \Rightarrow 0

OR 1 \Rightarrow 1






Wenn man die Eingänge und Ausgänge invertiert, wird $AND \leftrightarrow OR$

Multiplexer



Auswahl aus mehreren Signalen

n Dateneingänge $\rightarrow \log_2 n$ Adresseneingänge




Threshold Gate

bei $>k$ Eingängen geht Schaltung auf 1.

Parity

XOR even parity

XNOR odd parity



Sequentielle Logik

hängt von Eingang und Zustand ab

Enthält explizite Speicherelemente / Speichert durch Rückkopplung \Rightarrow hat Inneren Zustand
(wird bestätigt und so gehalten)


Zustand durch Vorgeschichte bestimmt (Fernsehaufstärke)

Anwendung:


Register, Schieberegister, Serielle Parallele Konverter, CRC Generator, FSM ...

SR Latch

S Set Eingang
R Reset Eingang
Q Ausgang
Q_N Verneinter Ausgang



Prinzipschaltung:



Setzen: $S \rightarrow Q = 1$

Löschen: $R \rightarrow Q = 0$


Halten: S, R inaktiv $\rightarrow Q$ hält

$Q = Q_N$
weil S, R gleichzeitig
 \downarrow
Timing mit
"Havern"

SR Latch mit Enable

wie SR Latch; S, R inaktiv wenn enable = 0
Enable steuert S, R
 $EN = 1 \rightarrow S$

Kaskadierung von S und R



Wenn bei Enable nichts geschaltet



ist, geht das Ding nicht

Problem: Es kann "Metastabilität" auftreten!



D Latch

Eingang für D... Data

Set/Reset gleichzeitig nicht mehr möglich
($Q_N = \neg Q$)



BSP



Latch

vs

Flipflop

Pegel bewirkt Zustandsänderung

kein Taktsignal

bei aktiver Taktflecke

synchron: mit Taktflecke passiert was


D - Flip Flop

CLK ist wichtiges Element

ENABLE ist nicht immer Aktiv

nur hold / übernehmen

$D \rightarrow Q_N \rightarrow Q$




PR: Ausgang von Flipflop anhand von Flanken bestimmen

Latches

CLK low \rightarrow undurchlässig

CLK high \rightarrow durchlässig



Zustand hängt von "unbekannten" Eingangssignal ab


D-Flipflop

steigende Taktflanke

Clock Enable

\rightarrow steuert Übernahme von D nach Q

\rightarrow Es werden nicht immer alle Funktionseinheiten benötigt



(Ohne Takt ist alles initialisiert!)

Platzzeit
"Metastabilität"

Preset erzwingt $Q = 1$

Clear erzwingt $Q = 0$

für Initialisierung wichtig!
(Durch spez. Gatter)

D	CLK	PREF	CLR	Q	QN
0	0	1	1	0	1
1	1	1	1	1	0
0	1	1	1	let Q	let QN
1	1	1	1	let Q	let QN
0	1	0	1	1	0
1	1	0	1	0	1
0	1	0	0	0	1
1	1	0	0	1	0

Toggle Flipflop




mit jeder steigenden Flanke ändert sich der Ausgang (Taktänderung)


toggle: bei aktiver Flanke wird Ausgang invertiert

\rightarrow Umschalter

hold: Q hält Zustand bis zur nächsten aktiven Flanke



JK Flipflop (jump and ^{will} keep)



\rightarrow ähnlich Mux, Toggle FF


J - Set Eingang

K - Clear Eingang


$k = 1$ clear

$j = 1$ set

$j \wedge k = 1 \rightarrow$ toggle (definiert, nicht instabil)



Some random shit ... ?



Takt ist maskiert \rightarrow Timing durch einander für Register schleicht!

Seriell - partiell Konverter

\rightarrow Kette von DFF als Schieberegister

\rightarrow Aktive Taktflanke: Q des vorherigen FF als D übernommen

\rightarrow LOAD \rightarrow Datenwort synchron übernehmen
 \rightarrow Mux legt Q als D an


Linear Feedback Shift Register

\rightarrow für Polynomdivision

\rightarrow arbeitet zyklisch

\rightarrow Full Length LFSR hängt von Ausgängen (Polynom) ab

\rightarrow hat Eigenschaften einer Zufallsfolge




Finite State Machines

synchrone Zustandswechsel

Moore: Ausgangssignal durch Zustand

Mealy: Ausgangssignal durch Eingang und Zustand



BSP: Ampel braucht 3 (= output copies) Kombinatorische Logik
nicht nur 0/1

Zustand: 3 Register \rightarrow 8 Zustände

PR: Blöcke für Zustandsdiagramm / Beschreiben

Boolsche Algebra

Identität, Nullelement, Idempotenz, Komplement, Involution, Assoziativität, Kommutativität, Überdeckung, Kombination, Distributivität

De Morgan $\neg F(x_1, \dots, \neg, v) = F(\neg x_1, \dots, v, \neg)$

Shannon: 1 Variable loswerden \rightarrow Variable auf 1 setzen (MUX maskiert)

$$(a \wedge b) \vee (b \wedge c) = (b \wedge \underbrace{(a \wedge 1) \vee (1 \wedge c)}_{b=1}) \vee (\neg b \wedge \underbrace{(a \wedge 0) \vee (0 \wedge c)}_{b=0})$$

Minterm: AND von Variablen $\wedge \neg$ (Variable ≤ 1)

Maxterm: OR $\vee \neg$ (Variable ≤ 1)

KV Diagramm

KNF: Nuller DNF auslesen \rightarrow invertieren

DNF: 1 bei OR } PR KNF, DNF angeben

KNF: 0 bei AND

ASIC Fertigung

MOTIVATION:


Integrated Circuit ; schneller, kleiner, leistungsfähiger, billiger, störstärker

Technology Roadmap ITRS → (Moore's Law: Halbleiterindustrie wächst sehr schnell an!)

1971 - 2300 Trans ~ 2008 $731 \cdot 10^6$ Trans

Rechner werden schneller durch Microchips, Speicher wächst nicht so schnell \Rightarrow Cache

5 GHz war/ist die Obergrenze





Digitale Logik

Isolierung: Silizium Dioxid SiO_2 (0 Kelvin)

Schaltbare Verbindungen: Dotiertes Silizium (Silizium & Germanium) ^{2 B Transistoren}

Feste Verbindungen: früher Poly-Si, heute Kupfer, Aluminium



Dotieren:

• n-Dotierung: Elektronenüberschuss

Arsen, Antimon (Elektronendonatoren)


• p-Dotierung: zu wenig e^-

(Elektronenakzeptoren) Bor, Indium

\rightarrow es gibt auch Dotierungsstärke!, Legierung ist eine Art Dotierung

pn-Übergang: keine Leitfähigkeit mit elektrischem Feld angelegt, fließt Strom zu np

Metall Oxid Semiconductor Transistor



Source

Drain

Gate


Basis

4 mögliche Beschriftungen




Chip Fertigung

- Sand ~99 % Reinheit durch Tiegelziehen (rund!)
- Runterschneiden → es entstehen "Wafer"
- Muster hineinätzen mittels Photolithographie
 - zerschneiden (je größer desto weniger Verschnitt)
 - testen (kaputte markieren) mit Prüfspitzen
- Packaging: Gehäuse mit Anschlüssen (Flip Chip → kein Package)
- Bonding: Drähte mit Kontakten auf Packagingpins



Chip Herstellung so aufwendig → heute die Technologie von in 5-10 Jahren! enthielt sich erst nach 10^6 Chips oder so...


Photolithographie - Prozess:



Wozu dienen die Masken?

Wie wird Licht richtig fokussiert?

Lasersstrahl Elektronenstrahl



Wafer (weißer)

Feature size 1

Maß für Technologiefortschritt

Kanallänge 2L → $0.014 \mu\text{m}$ (Haar $100 \mu\text{m}$)

feature size wächst → Transistor kleiner, schneller, leistungsfähiger

Aber: Je geringer die Spannung U, desto weiter muss man Frequenz senken!

Subthreshold

Prozessparameter:

Kanal Länge 2L, Breite 3L

Oxid Dicke $T_{ox} < 1 \text{ nm}$

Diffusionsbereich Länge 3L

Metallverbindungen Breite 3L, Abstand 3L

Größe der Dies bleibt konstant

Interconnect:

Verbinden der Leiterbahnen (früher Lötlot, heute Isolation & Vias)

Moderne Formen von Chips

SoC - System on a Chip

Früher: Für jede Funktion ein anderer Chip

Heute: IP module, Schaltbilder, Codestücke auf 1

SOC-Pro: Kosten, Performance, Größe


SOC-Contra: Komplexität (mehr Prozessschritte), nicht alles integrierbar, suboptimale Technologie

MCM - Multi Chip Modul: Mehrere Dies planar \rightarrow kleiner, billiger


mems: Hebelarm aus Silicium auf Chip (Widerstand-für Beschleunigungssensoren)

Stacked Die Package: mehrere Dies gestapelt, Entfernung Thermisch


\rightarrow Through Silicon Via (TSV)



Stacked Die Package
Bondings



surface mount
TSV mit Layern



Ball grid array
verschmelzen
sofort einleuchtig

Grenzen der Technologie:

Miniaturisierung: Elektron ist kleinstes Ladungsträger \rightarrow Quantenphysik

Isolatorproblem: nicht so belastbar (zu hohe Feldstärke :))

Tunnelströme: steigen exp(x) bei kurzem Kanal (Isoliert nicht 100%)
Gate-Oxid

Quantenmechanik

Wellenlänge von Licht, Molekülgröße Photolack, thermische Leitfähigkeit begrenzt, Kosten

Wafer Doping stört im Silizium \rightarrow Silicon on Isolator

Transistor der Zukunft: Strained Silicon, Gate aus Metall, High k, SOI, 3D \rightarrow Gate beidseitig

SOI: Isolator als Träger

Finfet: 3 Kanäle

Geschwindigkeit: Wellenausbreitung (Natur)

Ladevorgänge (unvermeidbar)

Bewegung Ladungsträger (unvermeidbar)



Verzögerung

Mit welcher Geschwindigkeit breitet sich eine Welle aus?

Komplexität: Aufwand, Design Crisis, Ausbeute, Anzahl an Pins, Leistungsverbrauch

Multiprozessorchips: parallel programming

Materialien:

$1 \text{ V}/\mu\text{m} \rightarrow 1 \text{ nV}/\text{m}$

$1 \text{ GV}/\text{m} \rightarrow 1 \text{ V}/\text{nm}$

Alternativen:

Quantencomputer (ja)

Nanotubes (vielleicht)

Molekulare Elektronik (eher nicht)


Aufbau logischer Gatter

n Kanal Enhancement MOSFET


Feldeffekttransistor

3 Anschlüsse: Gate, Drain, Source

Funktioniert wie ein Schalter (eigentlich analoges Bauelement)




Spannung an Gate und Source \rightarrow sperrt, kein Stromfluss
Schwellspannung $> 100 \mu V$
Spannung an Gate, Source, Drain \rightarrow Stromfluss



(Fast) kein Strom für Energiefluss nötig \rightarrow energieeffizient

Bipolartransistor hat immer Basisstrom für Funktion

Einfluss der Schwellspannung:



Was passiert im Fet:


p \rightarrow 3 1 zu wenig elektrische Kraft
n \rightarrow 5 1 Stromfluss "Gitterkraft"

U_{GS} bewirkt e-feld

$U_{GS} = U_{th}$ p-Si leichter gefüllt \rightarrow Elektronen passieren

Potentialunterschied von n und p \rightarrow Gatter sind schneller bei hohen Temperaturen

Eingangskennlinie



Schwellspannung über Dotierung einstellbar

Leakage current (Strom der fließt obwohl es aus ist)

Je höher Schwellspannung desto langsamer Transistor

Ausgangsstrom I_{DSS} : Maximaler Strom den Fet bei "Schalter geschlossen" führen kann; Repulierbar Jahr \rightarrow Formfaktor
Kanallänge: Kanalbreite

Formfaktor: $\frac{W}{L}$ $W > L$ guter Leiter, großes W, größerer Transistor (Treiberstärke vorstellbar)


p-Kanal Fet um Faktor 2 schlechter als n-Kanal Fet

n-Kanal Fet
logisch 1: Schalter weak geschlossen $1 \rightarrow H$
logisch 0: Schalter strong offen $0 \rightarrow H$

p-Kanal Fet
logisch 1: offen strong
logisch 0: geschlossen weak

Source-Schaltung


ist besser als



Spannung wird invertiert

Strong 0

Source-Follower




weak 1

CMOS Logik

Kombi von p-Kanal & n-Kanal
 \rightarrow beide logischen Pegel aktiv
0 & 1 gleichzeitig
Zueinander komplementär


kombinatorische Logikzellen

Cmos Inverter (2 Transistoren)



Wenn man Abstraktion ausreißt, wird Kennlinie analog

p-fet auf
n-fet zu




p-fet zu
n-fet auf


Technologie:

B-Anschluss "ganz unten"

pFet in nFet integriert (Gates breiter)




NAND




p-fets parallel → 0 an A oder B für Y = 1
n-fets in Serie → 1 an A und B für Y = 0

NOR



alle 3 Leit nur wenn Nuller ausliefern

Buffer



2 Inverter, sonst nur schwache Wirkung


p Stack: aus p-fet Aus: 1

AND durch Serie

OR durch Parallel

Invertierter Eingang

$F(x_1, \dots, x_n, \neg)$



~~Inversion am Schluss~~

Zum Realisieren von
Nand, nor, etc...

n Stack: aus n-fet Aus: 0

AND durch Serienschaltung

OR durch Parallelschaltung

nur AND/OR mit Inversion am Schluss

$\neg F(x_1, \dots, x_n, \neg, \neg)$

~~Invertierter Eingang~~

Tristate:

P n
ein ein → VDD mit GND → geht nix (Kurzschluss)

aus aus → "Tristate", meistens Floating Pin (0/1/nix)

mehrere Ausgänge zsm schalten, nur einer aktiv

Wie funktioniert Tristate?

open drain


kein p Stack (Ausgang 0 durch n Stack erzwingen)

ist ein "And" Schaltung, Ausgang 1 durch R → Spannung bricht bei mehreren Störern

RC braucht länger als Gate Delay

Was ist Unterschied zw Tristate / open drain?

AOI:



- 1) Gleichung aufstellen n Stack = Strong 0
- 2) Inversion zu Eingängen $\rightarrow p$ Stack = Strong 1
- 3) AND \rightarrow Serie
OR \rightarrow Parallel

N Stack aus AOI / OAI bauen


Inverter dazuschalten (\rightarrow was passiert...)

n Stack bauen \rightarrow für p Stack: n Stack komplett invertieren, Serie parallel schalten


BSP Alarmanlage

p Stack zeichnen, n Stack zeichnen, verknüpfen

OAI:





3 einpau
2 einpau
1 einpau



Transmission Gate

- \bullet p Kanal / n Kanal fet parallel \Rightarrow INVERTER
- \bullet Schaltbare Verbindung zw 2 Leitungen
- \bullet bei A unbekannt ob high / low
- Buffer: nicht schaltbar
- \bullet Transmission Gate ist schaltbar


MUX mit Transmission Gate



XOR


als Transmissiongate, 3 Eingänge, einer als schaltbarer Inverter (ungünstig) \rightarrow 2 Transistoren in Serie \therefore

Lösung: XOR als AOI - NOR Gatter davor



Getakteter Inverter

- \bullet wie TG
- \bullet Signal invertiert, Takt = Steuersignal
- \bullet Inverter + Schalter \rightarrow getakteter Inverter
- \bullet einlaufen benötigt Zeit: hold & set
- \bullet Buffer am Ende um Bit-Flop zu verhindern



Bei Latch & Flipflop


Gatereinheit GE

2 Transistoren \rightarrow OSGE
4 Transistoren \rightarrow AGE

Latency Transparent, Hold (Setup Time & Hold Time)

Decision Window: Wenn Schalter betätigt, dann fix (bei Flanke metastabil!)


BSP Speicher kann immer metastabil werden \rightarrow Grenze muss immer verschwinden





Aufwand: $7 \text{ Inv} + 2 \text{ TG} = 18 \text{ Trans} \Rightarrow 9,5 \text{ GE}$

D Flip Flop Data, Clock

2 latches in Master - Slave



Theoretischer Aufbau mit TG



Praktischer Aufbau - Implementierung

Pfeile: Speicherschleife

Speicher kann immer metastabil werden
→ Grenze muss immer verschwinden

4,5 / 13,5
Wklein / Lproß


8/1.8 breiter weil p-Kanal fet (wg Löcher)
6/1.8

SR Latenz: Metastabilität (kurzer Puls, gleichzeitige Aktivierung)


Register Array ans Flip Flops

Speicher: FlipFlop, SRAM, DRAM (D → S → D)

NMOS (nur n Kanal fet)



PMOS (nur p Kanal fet)



Tet als Widerstand

- Ausgangs I abhängig von Ausgangs U \rightarrow saturation reach
- Formfaktor W/L

Bipolare Logikfamilien

TTL

Transistor-Transistor-Logic

Durch Bipolartransistoren

Stromverstärkung von 50 oder 100 fach

74 xx further Bipolar

EC1

Emitter Coupled Logic

Schnelles Umschalten

nicht kompatibel zu CMOS/TTL

Glasfaser

→ Umschalten von Strompfaden

Bi CMOS Logik

hohe Ströme (Motoren etc)

BSP Autohersteller

Kontaktfehler Fensterheber


↓
extern lösen, Treiber im Bausatz

Design Flow eines ASIC


VHDL

Y Diagramm (Denkhilfe)


Sichtweisen auf Schaltung: Verhalten, Struktur, Geometrie



Konvergenz: Design Flow



Designschritte beschreiben Prozessübergang



Ebene	Verhalten	Struktur	Geometrie
System	Inputs : Keyboard Output: Display Funktion: Umrechnung,...	Speicher CPU IO Control	Q1 GND PLCC84 D0 D1 D2 D3 D4 D5 D6 D7 5V
Algorithmisch	while input Read „Schilling“ Calculate Euro Display „Euro“	Speicher µP RS232 Interface IO-Ctrl PS/2 Interface	µP PS/2 IO-Ctrl RS232
Registertransfer (RTL)	case A when '1' then nextB <= C; nextstate <= idle;	RAM Register ALU Counter	R E G A L U Counter
Logik	D = NOT E C = (D OR B) AND A	E B > & C A	INV1 AND2 x3 OR2
Schaltkreis	$\frac{dU}{dt} = R \frac{dI}{dt} + \frac{1}{C} + L \frac{d^2I}{dt^2}$		

Detailliertere Auflistung des Design Flows

FBGA - Ball Grid Array
BUS - Ein Weg viele Daten

① Specs

② Design Hierarchie:

Volladdierer aus 2 Halbaddierern

Vectored Instance (Parallelisierung → BUS)

Schematic Entry → 1:4 : 4 Bit Latch

BCD (Binary Coded Decimal) 0001 - 0111 → 0-7

③ SW vs HW

Hochsprache vs VHDL → alle in Assembler

Compiler → SW: Zeitfreie Beschreibung, Funktion ohne Timing
→ HW: Timing notwendig!

"file open" / "wait" in HW nicht implementierbar

→ VHDL (nie für HW konzipiert)

→ Verilog - Simulationsprobleme

→ C

④ Optimierung: Kosten & Nutzen

Synthese: Optimierungskriterium (speed area effort) OK

Randbedingungen (Timing, Power, Sperren) einhalten RB

⑤ Strategien für Partitioning:

Konstruktiv - Zersplittern

Iterativ - Suchaufteilung, 2 Elemente vertauschen → in Richtung Optimum

Simulated Annealing: Schmelztigel → je kühler umso weniger will ich Verschlechterung.

⑥ Placement

Floorplanning

Placement

Grundproblem: Leitungen optimieren bevor sie belegt wurde

→ Lösung: Heuristik

Delay: Gatter, Leitungen

massives Problem zw Gate Delay & Interconnect Delay

⑦ Routing: Verbindungsherstellung

Interconnect - half pitch ^{zeitversatz}

CLK: minimaler Delay / Skew (Treiber & Buffer zum Ausglichen)

Stromversorgung: $\frac{\text{Strom}}{\text{Querschnitt}}$ $\frac{1\text{mA}}{\mu\text{m}^2}$ maximal, sonst Elektromigration → chip stirbt
→ Gewaltige Stromdichte!!! 0,5 MW zu 230V!

Wir haben: Positionen, Library, Routing ...



Simulatoren: Kapazitive Kopplungen, ...

Was versteht man unter Back-Annotation?

Verifikationsschritte

Validation - "Do I build the thing right or do I build the right thing?"


Simulation - "If SW Developer had to build planes" Flugzeug

ASIC - sele nur Pins außen! (Zugänglichkeit)

Fertigungskosten, Dauer, Prototypen

Testbench: Hardwarecodierung von TR in größere Beschreibung → Signale durch → auslesen

ist keine Garantie!



Arten von Simulationen (auf allen Ebenen)

Behavioral Simulation: Testbench, specs, whats happening...

Des → Beh. → Syn

Functional Simulation: Code richtig interpretiert, Timing!

Syn → Fun → Tech

Pre Layout Gate Level Simulation: Latch, FlipFlops

Post Layout ... Simulation: Timing **wichtigster Schritt**

Simulation notwendig, aber nicht

auf allen Ebenen, auf jeden

Fall Post layout Sim!

Viele Sims gut zum genauen Fehlerorten.

→ Fehlermaskierung fällt auf!

Ablauf einer Simulation:

mixed level: Alle Layer

mixed mode: analog & digital

sign-off: Vorlagen von mixed level/mode als "Abkommen"

① Logikpegel
tristate? 0 & 1 zu wenig
→ 9 stützige Logikpegel IEEE

AND	U	X	0	1	Z	W	L	H	-
U	U	U	0	U	U	U	U	U	U
X	U	X	0	X	X	X	X	X	X
0	0	0	0	0	0	0	0	0	0
1	U	X	0	1	X	0	1	X	
Z	U	X	0	X	X	0	X	X	
W	U	X	0	X	X	0	X	X	
L	0	0	0	0	0	0	0	0	
H	U	X	0	1	X	0	1	X	
-	U	X	0	X	X	0	X	X	



② Ereignisgatenwerk Simulation

BSP | Annahme: vorher stabil

Signal Resolution Table für ein OR Gatter

gleichzeitige, gleichzeitige, mehrere

t	event	A	B	N	Y
0-(vor 0ns!)	init	1	0	0	0
0	A↑	0	0	0	0
0+Δ (bestimmung, positiv/negativ, zu, auf, ab)	B↑	0	1	0	0



2 A↑ 1 1 0 0

2+Δ N↑ 1 1 1 0

3 B↓ 1 0 1 0

3+Δ Y↓ 1 0 0 0

2+2ns=4 N↓ 1 0 0 0

2+3ns=5 Y↓ 1 0 0 1

3+3ns=6 Y↓ 1 0 0 0

Δ ... Virtuell

Ablaufbedingung angeben

Schaltung reigt zu Gültigkeit: (Problem von 3 und 3+Δ) bei guter Schaltung eigentlich wursf.

Statische Timinganalyse


Prototyp: notwendig, nicht hinreichend wegen Cornercases

wie lange muss Taktperiode sein, dass sich "logikvolle" auslegt? → Backtracking (langsamster)

$$\frac{1}{f_{clk,max}} = \max(t_{delay,DATA,ij}) + t_{su} \dots - \min(t_{delay,D,CLK,i})$$

normalerweise zu kompliziert → wird vereinfacht
is output for in

→ Sucht langsamstes und retet das als Timing



Library Databook

charakterisiert verfügbare Basiszellen, definiert Timing (Variationen durch Derating-Faktoren)

$$t_{delay} = t_{int} + C_{load} \cdot t_{ext}$$


Hohe Temperatur und niedrige Versorgung verlangsamt den Chip

W-L einstellen: W-L größer → Kapazität steigt

$$Mux: t_{delay} = t_{int} + C_{load} t_{ext}$$

Fixes Delay & Lastabhängiges Delay

BSP: D0? schneller, aber stärker lastabhängig



Derating Factors

Kühl: schneller warm: langsam

Wenig Spannung: langsam viel Spannung: schnell

Corner Cases: unbeliebt → Wahrscheinlichkeitsverteilung

from input	t _o output	intrinsic	extrinsic (ns/pF)
D0↓	2↓	1.42	2.10
D0↑	2↑	1.23	3.66
D1↓	2↓	1.42	2.10
D1↑	2↑	1.23	3.66
SD↓/↑	2↓	1.42	2.10
SD↓/↑	2↑	1.00	3.66

	4.5V	4.75V	5V	5.25V	5.5V
-40°	0.72	0.73	0.68	0.64	0.61
0	1	0.93	0.87	0.82	0.78
25°	1.14	1.07	1	0.94	0.9
85°	1.5	1.4	1.3	1.26	1.2
100°	1.6	1.49	1.41	1.34	1.28
125°	1.76	1.65	1.56	1.49	1.41

WORST CASE

WORST Case: 1,76 (fast doppeltes delay!)

Formale Verifikation:

vollständige Überprüfung → Darstellung des Designs als Modell (gibts Deadlock? wird Zustand A erreicht?)

modell { Model Checking → Überprüfen von Bedingungen/Eigenschaften
 & Equivalence Checking → Übereinstimmung von zwei Modellen

Model Checking: nur obs geht oder nicht
 vollautomatisiert, kommerzielle Tools, pass/fail, Nachträgliche Prüfung

formal [Formal: manuell, Mathematische, Parameter als Variable, Design Entscheidungen

Design Tools

unabhängig { Design Entry, Logic Compiler,
 Simulation, PPR

Laufzeit erst wenn es fertig ist → Heuristiken zur Berechnung verwenden

Speichertechnologien

Speicher: strukturierte Anordnung von Informationsträgern


Speicher: strukturierte Anordnung von Informationsträgern

Funktionsprinzip:

Analoger Speicher: Magnetisiert, Lichtton bei alten Kinofilmen

Digitaler Speicher: 1 bit = 1 Informationsträger mit 2 unterscheidbaren Ladungszuständen

BSP Optischer Speicher



Spannungspegeln

Magnetisierungsrichtungen Festplatten

Topologien (Senselvorgang)

optischen Reflexionseigenschaften Blu-ray

Eigenschaften

im Betrieb beschreiben: Reg File, Read/Write Memory

im Betrieb nicht beschreiben: Read only Memory (ROM) → non volatile (nicht flüchtig), schreibgeschützt

nur schreiben, nicht lesen: Write only WORM, Log File (Blackbox)

Auslesen von Speicherinhalten im Betrieb immer möglich!

Speicherzugriff:

Random Access: ^{Wahlfrei} Zu jedem Zeitpunkt zugreifen mittels Adresse

FIFO: First in Last out (keine Adressen notwendig!) $a, b, c, d \rightarrow \boxed{d \mid c \mid b \mid a} \rightarrow d, c, b, a$

FIFO: First in First out (Adresse nötig!, mehr Rechenaufwand) $a, b, c, d \rightarrow \boxed{d \mid c \mid b \mid a} \rightarrow a, b, c, d$

NVM: Non volatile Memory (Inhalt bleibt erhalten) ROM, Harddisk, CDROM


VM: Volatile Memory (weg, wenn Strom aus) RAM, SRAM, DRAM

BSP

FPGA → serial ROM

(Festplatte - mischform, Wahlfrei, kriegt aber erst wenn Daten "vorbeikommen") Festplatte → Zugriff abh. von Position

Arten von Speichern




MRAM: Speicherbaustein mit Bitzellen auf magnetischer Basis nicht flüchtig

RWM und ROM sind beide RAM

Arten 1)

ROM (Read only memory)

- Adresse anlegen → Daten raus
- Jede kombinatorische Logikfunktion kann dargestellt werden
- kombinatorisches Bauelement



Anwendung: Logikfunktion, Prozessor (Befehlsscode), Decoder, Linearisierung,


Schaltung entwerfen die Maximum von 2 Zahlen ausgibt.

BSP Tabellenberechnung: EPROM als Befehlsspeicher

Adresse	Daten
0x08	00001000 00010100 add r1, r2, r5
0x09	00001001 01001001 cmp r2, r0, r4
0x0A	00001010 11000101 load r4, r7, r3
0x0B	00001011 11100010 st r7, r6, r5

EPROM

BSP Wahrheitstabelle



BSP Gray Decoder





BSP



Prinzip:

- 1) Decoder wandelt Adresse um (Ausgänge invertiert)
- 2) Bits von Datenwort in Spalten → Pull up auf 1
- 3) Diode an Kreuzpunkt von Spalte/Zeile → auf 0 (sonst 1)
- 4) Programmierung: Setzen von Dioden

2 Adressbits → 2² Möglichkeiten!



Problem: ≥ 2 Adressbits → 2ⁿ Gates mit n Eingängen!

1M x 1ROM → 1048576 Gates mit je 20 Eingängen!


Lösung: 2D Codierung

Decoder: Je Ausgang 1 AND mit je 1 Eingang (teilweise inv.) → genau 1 spricht an

MUX: Je Eingangsbit 1 AND mit je 1 Adressbit + 1 Datenbit

→ Alle ANDs vordert!

1. Adresse 2. Adresse



Mask ROM:

Dioden setzen oder nicht (als Trans realisierbar)
Maske → Jeder Fehler ist fatal (Speicher nicht veränderbar)

Fertigung

PRO! Billig, störfest, nicht programmierbar

Mehrere Datenbits → mehrere Arrays (BSP McDonalds Spielzeug)

Floating Gate (ex):

Gate hat keinen Anschluss → Tunneleffekt
Programmieren → wird Ladungsträger: Schwellwert

Störungen: Bit fällt um (nur bestimmte # von Prog. Zyklen) ~10.000

OTP ROM

PROM

Überall Dioden selbst programmieren (Ax brennen)

BSP

3 bit Decoder, 2 bit Mux
Indizierbar quadratisch → hoher Gewinn
ABS MUX 4x Bausteine (array!)

UV EPROM:

erasable


Transistoren mit Floating Gate

Löschbar mit UV (Fenster - zu leben)

Störanfällig

Daher RegFile: Jonglieren, alles ausgleichen

ROM Timing:



Steuersignale

Adressen: Speicherzellenwahl

Chip select: "du bist gemeint"

Output enable: Ausgangstreiber (low aktiv)



Datenbus, Ram, Peripherie

Warum haben UV Eeproms Fenster? zum Löschen


Solid state drive

→ Alterung, Isolator leiert aus

→ als Repfile ca. 10ms!

SRAM (static random access memory)

Aufbau:




Symbolisch wie Latchzelle

"Invertorloop"

Invertorleife wird von Latchzelle durch 2 Transistoren angesteuert
↳ 2p kanal fet (1,0 erzeugen)

Vereinfachung



Kein Buffer nötig, weil geordnete Struktur!

Write: Kein Transistor nötig (nur einfacher Fet) weil einer immer Stopp

Kein Transitiongate für Feedback nötig (wenn Treiberstärke richtig) → Feedback schwach

Speicherelemente einfacher gehalten durch Verwendung von Steuerlogik und Ein/Ausgangsbuffer für alle Zellen

Steuersignale:

gleich wie ROM (Adressen, Chip Select, Output enable, Write enable)

BUS zusammenhängen: Write & Read (In/Output) über gleiche Pins geführt → Hälfte der Pins gespart

Readtiming wie bei ROM

Writetiming Daten müssen vorher & nachher eine Zeit lang stabil sein, Adressen müssen gehalten werden,

Rising von Chip Select und Write Enable, Pulsbreite = Write (WP)

Synchrones SRAM

Eingangssignale Synchron in Register

Read Daten asynchron flow through output

Synchron: Pipelined output

Zugriffe: überlappbar, über Pipeline

Cache/Burst Mode: ganzes Paket einlesen (automatic. increment.)

DRAM


Aufbau

Bit wird als Spannung in Kondensator abgelegt (H/L0)

Fet Schalter offen → Ladung erhalten

Write (WR): Laden / entladen des Fet

Read (RD): Auslesen der Spannung → Sense Amplifier (Auswertung)
→ konsumiert Ladung (≠ write Back nötig!)



H; dr:

Kondensator: geladen oder nicht?
Schalter: Schreiben und Lesen

Refresh: Abfragen bevor bit kippt! (10-100ms!)

Timer lädt C ständig auf $3 \cdot 10^{-15} F$

Steuersignale

halbe Adressanzahl

Write Enable: RD oder WR → anderes muss stoppen!

Row, Col hintereinander anlegen

Ras Row Address Strobe

Cas Column Address Strobe

Read Timing:

Cas = Output enable

Flanke: gültig

Pegel: output enable

Res weg → zeile refresh

Write Timing:

Column address an → lesen stoppen!

SRAM vs DRAM

Störfestigkeit: Einzelfall (nicht verallgemeinerbar!) [↓] wieviele Bits sind stand der Technik?

DRAM = 4 · SRAM

6-Trans → 1 Trans, 1 Cond

DRAM: hohe Speicherdichte, als Hauptspeicher

SRAM: höhere Leistung, Schnell, kein Refresh, als Cache für embedded Speicher

Zugriffsarten

Page Mode: (2 fach schnellerer Datenzugriff in Row)

Zugriff → RAS active, ROWaddress in Latce → Zugriff auf gleiche ROW, nur CAS Pulse nötig

Page

EDO: Extended Data Out Ausgangssignal von OE → Überlappen von Zugriffen

Schematisierte Zugriffsarten

Standard: row - col - data - row - col - data

Page Mode: row - col - data - col - data

EDO: row - col - data - col - data

SDRAM: row - col - data - row - col

DDRAM: - row - col - data

SDRAM = Synchro Dynamic RAM (nur eine Taktfanke)

DDRAM = Double Data Ram (Speicher einbetten → Takten → Pipelinen)

verwendet beide Taktfanken → wird schneller → ca 50% von Taktverhältnis, sonst ist Timing daho!

DDR3 Signallaufzeiten, Reflexionen → noch schneller

standardisiert, geht bis in Leiterplatte (wie beschaffen, das Timing passt?)

MRAM

Aufbau:



"Spindependent tunneling"

Write: Magnet drehen (umpolen) → mittels Spule, Magnetfeld

Read: Strom → Tunnelstrom groß oder klein?

alternativ: GMR / Pseudo Spin Valve

Features:

non volatile

kleine Einzelspeicher wie Ram ansprechen

nicht für Cache

so schnell wie DRAM, 40% kleiner

Stromsparend

Multiport RAM

Ein Ramarray mit Werten, mehrere Ports greifen zu

Doppelte Steuerlogik für RD, WR, CS, OE + "BUSY" Signal


Doppelte Adressdecoder & Doppelte Interfaces (Pins)

Semaphor Bit: Koordinierter Zugriff auf gemeinsame Ressourcen

Setzen von S.Bit → Request

Löschen von S.Bit → Release

DPRAM mit integriert



Arbitration Logic: WR willa Busy Flag

Anwendung:

DPRAM: Adresse hat Bedeutung

[BSP] Temperatur: Wo? Wie viel?

→ Daten nicht immer refreshed

Block: WR auf Adresse während RD

FIFO: Adresse sinnlos

Empty Flag: Blockieren

Kopplung von Zeitverhalten

FIFO Prinzip

nicht wahlfrei zugreifen, Speichert in Tiefe

WR/RD überlappbar

Flags: (Hilfe für Verkopplung von 2 Systemen, die Daten austauschen)

Full Flag: alle Speicherzellen geschrieben, noch nicht gelesen

Half full Flag (half empty flag): Vorwarnung für Speicherverwaltung

Empty Flag: Keine Daten zum RD im Speicher (WR, sonst RD undefined!)

Ringpeicher: Daten listenweise sortieren (internes Pointermanagement)

Was lesen wo nix steht → Pointervergleiche

Fifo voll: schreiben?

Writepointer = Readpointer?

Error detection & Error correction

Speicher schützen? → Fehlererkennung mittels Redundanz

$$D=0 < D=1$$

Hammingdistanz 4 bit für 16 < 5 bit für 16

EDC Bitfehler erkennen

ECC Bitfehler erkennen & korrigieren

Parity: Prüfbit an Datenwort anhängen $D=2$

Hamming Code: Multibitfehler → besser für größere Datenwörter

Blocksignatur CRC: Hash bilden → Länger gespeicherte / übertragene Blöcke, in Hardware: Linear Feedback Shift Register, kein unbegrenzter Schutz!

Aliasing

ex:

Kondensator in CMOS?

—||—  Trenchcondensator

ex: <https://en.wikichip.org/wiki/intel/loihi>

Zieltechnologien

ASIC = Application Specific Integrated Circuit

Die Aufbau → Interconnect (Metallisierung) 5-12 Layer
↓
Zellen (Silicium) 5-10 Layer (inkl Transistoren)

Full Custom ASIC: Alles vom Designer festgelegt
anwenderspezifisch

Standard Cell ASIC: Zellen in Library mit fertigen Bauelementen
CBIC (bereits getestet → funktionieren)
Block mit Anschlüssen.

BSP CBIC in Software:
Vorgefertigte Funktionen
Elemente sind Betriebsgeheimnis

Zellen Library

für Standard Cells, FPGAs, Gate Array Macros
von Hersteller / Vendor (koop. mit Hersteller)
vorgefertigte Funktionen

IP Core (fertige Funktionseinheit, kann als Macro eingebunden werden)

Hard Macro: Black Box (Leitbahnen, Dotierungen vorhanden)

Soft Macro (bevorzugt) selbst synthetisieren → technologieunabhängig, VHDL, System on a Chip

Gate Array (generische Lösung) MGA (Mask Gate Array)

Wafers haben Basiszellen → als Macros realisiert

Metallisierung von Anwender entworfen

- channelless Gate Array: Trans Anschlüsse wählbar, Kanäle besetzt, Interconnect: Unbenützte Trans
- channelled Gate Array: Trans Anschlüsse fix, # an Kanälen frei → für Interconnect
- structured Gate Array: (embedded GA) gewisse Stücke für RAM, ROM, Basiszelle frei gehalten

Structured GA vs structured Cell
↓
billiger
↓
weiter optimierbar
Cores frei wählbar

Programmable Logic Device: alle Layer fix, Interconnect programmierbar, vor. Matrix aus Macrozellen

ROM, PLA, PAL, CPLD, FPGA

ROM: (Logik wandelt Adresse in Daten um)


- ↳ programmierung: EPROM (elektr. löslich), PROM & OTP (elektr. perma), mask progr. ROM
- ↳ löschen: UV EPROM (UV Licht), EPROM (elektrisch)

Programmable Array Logic

PAL (nur AND Array)

PLA (AND, OR als Core programmierbar)

ASIC Technologien




3 Arten von Programmierbarkeit: Interconnect, Macrozelle, I/O Zelle

ASIC → Break Even (Marktanalyse)

FPGA (billig) → Massenproduktion teuer

CBIC (teuer) → Massenproduktion billig

Gewinnmodell



ASIC ~ 0,5 Jahre

FPGA ~ 1 wo selbst design :-

Programmierbare Logic Devices (CPLD & FPGA)

programmierbar bei FPGA: Funktion in Macrozellen, Funktion in I/O Zellen, Auswählen der Verbindungen

programmiert durch "schaltbare Verbindungen" (wenn Verbindungen weg ist es ein ROM Transistor)

Anti-fuse

irreversibel (durch thermische Zerstörung v. Isolationslicht)

non-volatil (bootfähig), radiationhard

Kopierschutz

✗ Alterungsprobleme (irgendwann wird nicht mehr gut isoliert)
"Kontaktwiderstand"

1ns delay (zw. Wolfram, Si, Al)

Transistor

irreversibel (gründliche Simulation)

SRAM Konfiguration

"in System" Speicher überschreibbar → volatil

✗ störanfälliger, Platzbedarf

EEPROM Konfiguration

non volatil, überschreibbar

so groß wie Antifuse


✗ stör anfällig

Programmierbare Logikzellen - Macrozellen

Mux basierte Logikzellen: mittels Shannons Erweiterungstheorem (nicht zu verwechseln mit Microcontroller!)

Funktionsweise: Die Variablen/Logikfunktionen werden schrittweise mit 0,1 ersetzt → MUX Baum? durch zweistufige Logik ersetzbar

Jede Variable kann beim G-Teil angelagert werden




Realisierung: Inverter, AND, OR, Identität werden alle mit einem MUX dargestellt.

Alle können mit 2 Variablen (als Latches = $\frac{1}{2}$ FF) manche mit 3/4 Variablen

ACT2: MUX hat 2 Eingänge

BSP Supercluster → R und C müssen nicht/hönnen verbunden sein
Combinational Logic - Carry Logic, MUX Logic
(Geschwindigkeit ist Kriterium)



(siehe Datenblatt)

R: FlipFlop löschen, CLK setzen

Look up table basierte Logikzellen (LUT)

Verknüpfungen von n Variablen eindeutig darstellbar (Wahrheitstabelle)

4 in 1 out (1 bit Speicher, 4 Adressen, Wahrheitstabelle) → allg. als $2^n \times 1$ Bit

LUT theoretisch als RAM verwendbar (zu teuer)

konstantes Timing

BSP Altera/Intel Logic Element

DSP Block ist Multiplier (zur Berechnung von FFT, Faltung)

LAB - Logic Array Block

Wird sehr schnell sehr komplex!

ad carry chain:

<https://www.intel.com/content/www/us/en/programmable/documentation/WTW1441782332101.html#WTW144170033156>

PAL Logikzellen

Pull up R, Collector & Treiber / open drain


Direkte Implementierung der DNF

Wired AND, connecting OR → FF für sequentielle Logik




Notation: Horizontal AND, Vertikal signale, Kreuzungspunkte - Programmieren eher

AND - PLD Notation



OR - PLD Notation



Verbindungen die wir nicht wollen: Transistoren

Dioden

Wie realisiert man programmierbaren Inverter?

Wozu braucht man programmierbaren Inverter?

Parallel Expander: doppelte Durchlaufzeit, Kaskadierung von Stufen

CPDL durch großes Interconnect

Logic Expander: zusätzliche Durchlaufzeit, löst einzelne Produktterme (und verarbeitet diese schon zuvor!)



$$\begin{aligned} \text{BSP } & (\neg A \wedge C \wedge D) \vee (\neg B \wedge C \wedge D) \vee (A \wedge B) \vee (B \wedge \neg C) = \text{Vorverarbeitung, steht 4 noch 2!} \\ & = [\neg(A \wedge B) \wedge C \wedge D] \vee [B \wedge \neg(A \wedge C)] \end{aligned}$$

programmierbarer Inverter: Verarbeitung / Umwandlung & richtige Ausgabe inverser Funktionen

ID

BSP minimale DNK aus KV Diagramm

How?

Bitstream an bestimmte Zellen

LAB:


Scrubbing: Konfigurationsspeicher während dem Betrieb überschreiben

Programmierbare I/O - Zellen

Wir wünschen uns:

Eingang - Super Schwellwerke (versch. Spannungen), direkt Input/ Input FF, Timing mit Verzögerung

Ausgang - Super Schwellwerke, passives Pull Up / Pull down, direkt Output/ FF Latch, Tri-state & Open drain, Flanke / Treiber wählbar




PAD als Eingang \rightarrow out tut buffern \Rightarrow tristate (OBUF)
in tut buffern \Rightarrow weg (IBUF)

bus keeper = schwacher Treiber

entweder pull up oder pull down (beides nicht möglich!)

MUX \Rightarrow Steuereingang kann an ROM hängen



Programmierbares Interconnect

Wir bekommen alles, was wir uns wünschen, aber die Kapazität ist wack

nix kurzschließen

(maximale Flexibilität (viele Verbindungen) \wedge langsam) \ncong maximale Geschwindigkeit \wedge minimale Kapazität)

\rightarrow Direct connect (nomen est omen) - Signal wird mittels Maskierung gewählt

\rightarrow carry logic (ohne Antifuse!)

Konfig. Error \rightarrow Radiation hard für FPGA

Signale in PIA (völlig sym. globaler Bus von jeder Quelle zu jeder Senke!)

Quellen: \forall I/O Pins, \forall dedicated Inputs, \forall Macrocell Outputs

Senken: LAB Inputs

CPLD - Interconnect

hochregulär & symmetrisch (einfache Struktur, voll verbunden, PPR einfach \rightarrow Timing vorhersehbar)

bestimmt Funktion (Fkt & Struktur fix \rightarrow PLD)

\rightarrow Konfiguration

On chip flash memory OR In-system Programmierung OR JTAG (CPLD system/USB)

non volatile \rightarrow Security bit (damit niemand kackt) \rightarrow Reverse engineering mittels Bitstream kann also auf "Geheimcode" \Rightarrow nichts ist sicher!

Actel Interconnect

Antifuse \rightarrow effiziente Verbindung

local = regulär, highway = variabel (Timing, PPR schwer, highway = Flaschenhals)

bestimmt Funktion (MUX, Signale wohin?)

FPGA Interconnect

hochkomplexes Netzwerk (mehrschichtig, Timing kann vorhersehbar)

Routing, Funktion getrennt (Fkt durch LUT)

\rightarrow Konfiguration (ich muss SRAM programmieren)
durch externen Mikrocontroller konfiguriert OR Interfaces OR Auswahl durch Pinbelegung
(seriell von PC, Config device)
· seriell, parallel, jtag

Foundry Devices

FPGA \rightarrow ASIC

1 Woche Lieferzeit & ich darf selbst basteln!

PS: Unprogrammieren von FPGAs im Betrieb =
Hörre Design!



Datenblatt - Aufgaben

Grenzen:

Absolute Maximum Ratings: Limits (geht man drüber, ist es hin)

Temperaturen: 1) ambient: 0 - 70°C commercial
-40 - 85°C industrial

2) junction: 0 - 150°C
-40 - 125°C
-55 - 150°C military

Temperatur

Fehlerrate steigt mit Temperatur exponentiell, chip wird langsamer

→ junction Temperatur (unmittelbar am Die)

vereinfachte Wärmeleitungsgleichung: $T_{\text{junction}} = T_{\text{ambient}} + P \cdot \theta_{\text{JA}}$

θ Wärmewiderstand: Maß für Vermögen zur Wärmeleitung

spezifisch: Konstante

absolut: $[K/W]$, je größer θ desto ...

messbar: case & ambient

Gehäuse-Temperatur

Umgebung-Temperatur

P... Verlustleistung

θ_{JA} Wärmewiderstand $[K/W]$
(junction to ambient)

Was ist Wärmewiderstand? Einheit

θ_{JC} Wärmewiderstand junction/case $\xrightarrow{h_{\text{JA}}}$ Gehäusehyp

θ_{CA} Wärmewiderstand case/ambient $\xrightarrow{h_{\text{JA}}}$ Gehäuse, Einbaulap, Kühlkörper, Lüfter

θ_{JA} Wärmewiderstand junction/ambient $\rightarrow \theta_{\text{JA}} = \theta_{\text{JC}} + \theta_{\text{CA}}$

• Lüfter (erzwungene Konvektion)
Kühlrippen

Daher: Temperaturfühler (Diode hängt an Die, direkte Messung von T_{junction})

$$\left. \frac{dV_D}{dT} \right|_0 = -2 \text{ mV/K}$$

Warum schmilzt Diode nicht?

Komponenten der Verlustleistung

statischer Anteil: tritt auf wenn Chip nicht getaktet $\hat{=}$ zusätzlicher Strom trägt nicht zur Erwärmung des Chips bei
↳ quiescent current

Batterie:

Bei CMOS: Tunnelstrom, Leckstrom, Sperrstrom, Ströme über Pull up Widerstände

dynamischer Anteil: Ladeströme dominieren (switching current) or transiente Kurzschlüsse (crowbar current)

Verlustleistung durch periodisches Schalten von 0 auf V_{DD} : $P_{\text{load}} = C_{\text{eqv}} \cdot f \cdot V_{DD}^2$
↳ Selten umladen, geringe Spannung V_{DD}

Verlustleistung proportional zu Kapazität, Frequenz, Versorgungsspannung

Beispiel zur Verlustleistung berechnen

transiente Kurzschlüsse: kurzzeitig leiten beide gut

kleine Asymmetrie der Schaltzeitpunkte

selten umschalten

Energie sparen: CLK Gating

Dynamic Voltage & Frequency Scaling

Versorgungsspannung:

Reduktion von Versorgungsspannung auf Hälfte

→ geringere Verlustleistung

→ für CMOS supi

→ oft nur bei Core (I/O bleibt)

Spannungspegel & Stromungsabstand

Spannungspegel am Eingang: Eingangsspannung beachten!

Spannungspegel $\left\{ \begin{array}{l} \text{sicher als 0 (unterhalb Eingangs)} \\ \text{sicher als 1 (oberhalb Eingangs)} \end{array} \right.$

3! Schwellwert! (Pegel = Grenzwert!)
→ aufpassen, sonst out of spec!

Störspannungsabstand: Sicherheitsabstand zu zugehörigen Ausgangspegeln




Kompatibilität:

hängt von Höhe des Schwellwertes ab; (bzw. "undefined" ab!)

Wenn Schwellwert zu niedrig, nicht möglich

(muss direkt an Grenze zu Output High/Input High liegen!)

t_r Rise Time (Anstiegszeit)



Dauer des Signalanstiegs von 10% auf 90% des Endwertes

Ungeeignete Versorgung:


HV: Chip heiß → Ausfall → Gate Oxid

LV: Chip langsam → hohe Ströme!

Klemmlieden:

wie Schalter (schließen sobald U an I/O Pin $> V_{DD} + 0.6V$)
 $< GND - 0.6V$

unerwünschte Überspannung abgeleitet (halten aber auch nur befristet!)



Spannungspegel am Ausgang:

Logikpegel ideal: 1 = V_{DD} 0 = GND

Logikpegel real: Verschiebung durch Schwellspannung / Spannungsabfälle wg. I_{out}

Grenzwerte (Abhängig von Logikfamilie / Versorgungsspannung) $\begin{array}{l} \min U_{out} = 1 \\ \max U_{out} = 0 \end{array}$

V_{IH} (High level input voltage) → kl. U die noch als 1 erkannt wird

V_{IL} (Low level input voltage) gr. Spannung, die als 0 wird


V_{OH} (High level output voltage) für 1 zumindest spannung X

V_{OL} (Low level output voltage) für 0 höchstens gegebene spannung X

Fallankensteilheit: In Datenblatt durch t_R (Input rise time)
 t_F (input fall time)

BSP

Schmitt Trigger Eingang: Hysteresis



100mV Hysteresis um 1,2V herum

Toleranz der Hysteresis im Datenblatt auffindbar

Hysteresis, Schwellspannung etc. kennen können

Treiber:

Ausgangsstrom


Wirkung Ausgangsströme I_{out}

- 1) Abweichung v I_{out} von Idealwert wg Spannungsabfall an R_{out}
- 2) zu hoher Ausgangsstrom: GW für 0,1 nicht mehr eingehalten
Signalverzögerung steigt, Flanken flach
Ausgangstreiber überlastet

Ausgangswiderstand

Zulässige Ausgangsströme, Typische Ausgangsströme aus
Datenblatt auslesen

Ausgangskennlinie



Steigung der Kennlinie:

typical output current: Abhängig von Exemplarstreuung, V_{DD} , T

Worst Case Angaben:

unter schlechtesten Bedingungen immer noch gültig

alle anderen Annahmen optimistisch \rightarrow Mehrkosten (von Murphy)

\rightarrow Typical Values (unbrauchbar), Messergebnisse u Prototyp (Funktion ~~unbrauchbar~~)

Ausgangswiderstand:

- Abweichung von U_{out} vom Idealwert
- verzögert Umladen / RC Verhalten
- An Steigung d. Ausgangskennlinie ablesen
 $r_a = \frac{\Delta U_a}{\Delta I_a}$ (Am Bild orange)
- von Logikpegel, Ausgangsstrom abhängig (~~konstant~~)
- Durch Treiberkürze eingestellt
- Idealwert Null \neq erreichbar!

Eingangsströme:

Angeschlossener Eingang belastet vorhergehenden Ausgang

Fanout:

Wie viele Eingänge an Ausgangstreiber (meist max kapazitive Belastung!) sehr klein, stört nicht

\rightarrow Überzählige Eingänge: Wenn benötigte # von Inputs nicht verfügbar, wird größeres Gatter gewählt, überzähliger Eingang mit
anderem Paar ^{belastet neue Quelle stärker / über R zum Schutz vor Spannungsspitzen} zsm anschließen / logisch neutralisieren an V_{DD} , GND

\rightarrow Offene Eingänge: parasitäre Effekte bei bestimmten Spannungen
(in FPGA automat.
korrekt behandelt) (bei CMOS typischerweise „0“ undefiniert)

Spannungswerte sind labil / störempfindlich \rightarrow subtile Fehler, unnötiger Leistungsverbrauch


jede Störung hat keinen Gegner \rightarrow Pegel geht in irgendeine Richtung

sequentielle Logik: Flip Flop

sequentielle Logik: Flip Flop Input → Setup Hold window
output → Clock to Data out Taufplanke, Dauer, Delays, Setuptime
Steuersignale (CLK enable, ...) wie lange bis wirklich 0

↘ Interconnect: Verschl. Symbole, Parameter

Timing Modell



Summe aller relevanten Delays im Signalpfad

BSP zum Timing:



t_{su} - setup time : min 10 ps

t_{co} - clock to output: 176 ps (max)

t_{LUT} - time for lookup table

Totfleck kommt wann welches delay?

$$t_{co} + t_{WT} + t_{su} + t_{route} = X_{ps}$$

minimale Taktperiode: $\sim 1\text{ns} \rightarrow$ ^{man könnte} 1GHz takten (etwas oben herum)

Maximale Taktfrequenz: $f_{\max} = \frac{1}{t_{\text{ns}}} = 1 \text{ GHz}$

Speedgrade Zahl die angibt,

nicht direkt in Performanz umrechenbar (nicht prop!)

Je größer Speedgrade desto lausiger / billiger der Chip

Interconnect timing: eher selten verwendet


1/0 Element timing: normalerweise (Setup, Hold, ...) normalerweise von tools, nur reinschauen wenn was nicht hinhaut

Phase, Blindstrom bei DC nicht problematisch!

Clip treibt Ausgänge \Rightarrow Strom * Spannung (Rechenleistung muss nicht abgezogen werden)

Optimierung des Zeitverhaltens

Einflussfaktoren:



Hohe Temperatur und niedrige Versorgung verlangsamen den Chip

Induktivität?

Optimierung:

starke Treiber (kasselt Chipfläche)

Fan out verringern (1 out mit 10 zu 2 out mit 5)

Sinnvolle Constraints (Timing Con \rightarrow Optimierung auf wesentliche, nur unbedingt nötige Pins festlegen, Layout Vorgaben)

Slew Rate

maximale Steilheit des Spannungsanstiegs (am Out)

hohe SlewRate: Out liefert hohe Stromspitzen (verursachen Störung)

Verringert Delay

BSP Stratix

Tautnetz: (sollte man verwenden!)

Flanken überall gleichzeitig \rightarrow verzweigtes Netz, hohes Fan Out


Springs (Fischgrün!)

Clocking: hierarchisch 4 PLLs + 2 enhanced PLLs

Features: Signal Tap (Logic Analyser)

Speedrate Pinning

PPL (phase locked loop)



Frequenzmultiplizierer VCO

- DC höher Freq höher
- generiert Frequenz (Spannungsfestkond. Out)
- so geführt, dass er input entspricht

Phasenreferenz PFD: schaut wie 2 Eingänge zueinander sind
geclot \rightarrow nur Phase einstellen
(aka Phasendetektor)

Spread spectrum: VCO wird verarscht damit Stromspitze nicht passiert

Synchrones Design

boolsche Logik: eindeutig zeitfreie Beschreibung, unabhängig von Implementierung (kombinatorische / sequentielle Logik)

↳ Realität: Delays (nicht vermeidbar, nicht deterministisch)

Einflussfaktoren auf Delay: Logikstufen, Routing, Exemplarsteuerung
↑ durch Technologie fixiert
↑ worst case annehmen

Delaykomponenten: Gate Delay, Interconnect Delay

Verhalten eines Chips ist nicht exakt vorhersagbar!

⇒ 3 Grenzen für Design (Leim/h hat Grenzen, Laufzeit nie gleich → Skew)

Skew: Unterschied im Signaldelay

$$t_{\text{skew}} = |t_{\text{delay}_1} - t_{\text{delay}_2}|$$

Folgen → (theoretisch): eingeschwungener Zustand ist 1 & 0

↓ (praktisch): Glitches ⇒ Hazard

Glitch: Puls, den wir nicht wollen

Puls: Folge von entgegengesetzt gerichteten Flanken

Hazard: Möglichkeit für Glitch

Hazard:

"Möglichkeit für Entstehung von Glitches"



Gefährlich: Glitch wird in Zustand übernommen wo Flanke auswirkung hat

Glitch wird in Zustand übernommen wo transienter falscher Wert in Speicherelement

Handshake:

Regelschleife für Datenfluss zwischen SRC & SNK
→ robuster Betrieb

"Kunst" asynchrone Regelungen richtig koordinieren

Arten von Hazards

static 1: hätte gerne 1er, kriegt nullen...



static 0: hätte gerne 0er, kriegt einen



dynamic Glitch: Transitions, die wir nicht wollen



BSP Asynchroner Teiler

mehrfach verzweigtes rückkopplendes

Teiler würde mit Glitches hin werden!

Datenkonsistenz: Daten für gleichen Zeitabschnitt richtig korreliert

(Asynchroner Zähler ≠ optimal!)

⇒ Bei Boolescher Logik sind explizite Zeitbezüge nicht darstellbar!

beschreibt in/out zeitfrei

kontinuierlich gültige Eingänge

(skew macht ungültige Zwischenzustände!)

Grundproblem: Wir dürfen nur mit konsistenten

eingeschwungenen Zuständen arbeiten

Lösung: synchrones Design


3 asynchron, mit bounded delay & delay insensitive
(erst in KosterVO :))

wie wir Synchrones Design bauen

Lösung im Zeitbereich finden

Eingänge: verarbeitet, nachdem alle Einschwingvorgänge sicher beendet


Taktsignal: Gibt Zeitpunkte an, wo Daten pfeilig



BSP SRC schickt um 7 Uhr Daten \rightarrow SNK übernimmt um 7⁰⁰
SRC schickt um 8 Uhr nächste Daten
 \rightarrow globaler Plan nötig

- 1, globaler Plan muss von f_c umgesetzt werden
- 2, Uhren müssen gleich gehen (Taktsignale müssen gleichzeitig ankommen!)

Timing



nur noch mit eingeschwungenen Zuständen arbeiten

Digital: nur 2 Logikpegel (Spannungsverläufe irrelevant)

Synchron: Zeitachse wird diskret (dazwischen egal)

Vorteile: Abstraktion ist hoch, Wahrheitstabelle mit Vorigem Zustand, Einschwingung egal, Timing nachträglich, Trennung von Takt und Daten (Timing einfach),

Effizienz (1 Steuersignal, single rail Datenkodierung, minimale Flanken, Takt = Zeit (einfach generierbar))

aber: Ermittlung von Taktfrequenz erfordert Kenntnis ALLER Laufzeiten

PROBLEME:

Timing Analyse nur mit idealem Taktnetz machbar!

Worst Case Annahme ist pessimistisch und hat keine Robustheit wenn überschritten (Graceful Degradation \rightarrow kleiner Fehler, große Auswirkung)

Taktverteilung durch Verzweigung sehr groß; Minimierung von Delay, Skew ist aufwendig

Verlustleistung durch hohen Leistungsverbrauch im Taktnetz mittels gleichzeitigen Schalten / ständiges Schalten

EMV (Elektromagnetische Verträglichkeit) durch Konzentration der Energie der Strahlstrahlung auf eine Komponente


Erweiterbarkeit: neue Timinganalysen, Technologieumstieg; Spec-Anforderungen durch vorknüpfte IP Cores

Grenzen

1) extreme Taktfrequenzen lassen keinen Spielraum! ideal: kein Einschwing, diskrete Zeite

Realität: Transiente Vorgänge & Setup/Hold möglichst aggressiv ausreizen

Respekt steigende Taktfrequenzen → Situation noch schlechter!



2) Schnittstellen zur Umwelt


Zwangsweise Asynchron → $P_{violate} = \frac{T_0}{T_{clock}} > 0$ = 0 kein Setup/hold Window/
Taktperiode ∞

3) CLK Domains mit Schnittstellen

Zwangsweise Setup/hold violation! (ähnlich dem unbestimmten Skew)
wegen beliebiger Phasenlage


Meta Stabilität

Setup/Hold Time: Decision Window: .. vor Beginn
Änderung am Eingang, TG umschalten, keine Flanken am Eingang
= Setup time + hold time




Ausgang bleibt für unbestimmte Zeit in metastabilem Zustand, dann geht er zufällig auf 1 oder 0. "Arbitrarisches Verhalten"

Erklärung mittels Kugelbeispiel:



Dynamik des Systems bringt mich in stabilen Punkt zurück!

Kennlinie von Inverter



Beschreibt analoges Übertragungsverhalten
→ metastabiler Zustand kann überhoben werden



Folgen

Folgezustand? → Metastabilität führt zu Fortpflanzung (Fehler wird von Folge FF übernommen)

→ Metastabilität führt zu Inkonsistenz (Gleiches Signal, FFs interpretieren es anders!)

BSP Kennlinie

BSP Inkonsistente Wahrnehmung



x über Schwellwert → high
x unter Schwellwert → low

Byzantinischer Fehler

Lösung

2 Leihner, gleiches Signal, 2 outputs → wer hat je recht?

Resolutiontime

$$t_r = T_{clk} - t_{co} - t_{comb} - t_{su}$$

Zeit die für das Auflösen der Metastabilität maximal zur Verfügung steht.

Upset: Auflösen braucht länger als t_r .

MTBU Mean Time Between Upset

Formel erklären, anwenden

$$MTBU = \exp\left(\frac{t_r}{t_c}\right) \cdot \frac{1}{T_o f_{clk} \Delta_{dat}}$$

$$MTBU = \exp\left(\frac{\text{Resolutiontime}}{\frac{\text{Backparameter}}{\text{Zeitkonstante}}}\right) \cdot \text{Taktperiode} \cdot \frac{1}{\frac{\text{Backparameter}}{\text{Dezision Window Breite}}} \cdot \frac{1}{\text{Flankenrate}}$$

$$\frac{1}{MTBU} = R_{\text{upset}} = \exp\left(\frac{-t_r}{t_c}\right) \frac{T_o}{T_{clk}} \cdot \Delta_{dat}$$

Upset Rate
Wsk das Metastabile Zustand in t_r erhalten Wsk für Flanke in Decision Window Flankenauflösung

Besserer Ansatz für Metastabilität mittels MTBU

Δ_{dat}, f_{clk} klein → fix durch Applikation

t_c, T_o klein → fix durch Speedgrade, Technologie


t_r sehr groß → starker Einfluss, Grundidee Synchronizer

konventionell: nicht vermeidbar, nur hinreichend unwahrscheinlich machbar!

adaptiert synchron: vermeidbar, abschaltbarer Takt nötig

asynchron: vermeidbar, Handshaking (statt starrer Takt)

Technologie:



$$f_{dat} = 1 \text{ MHz}$$

$$f_{clk} = 10 \text{ MHz}$$

BSP Metastabilität

FF mit 100MHz Takt und 500kHz Eingangssignal.

$t_{comb} = 3ns$, $t_{SU} = 0.5ns$, $t_r = \frac{1}{f_{clk}} - t_{CO} - t_{comb} - t_{SU} = 5ns$
 $t_c = 0.25ns$, $T_0 = 0.1ns$, $\lambda_{dat} = 2f_{dat} = 1MHz$
 $t_{CO} = 1.5ns$

$$MTBU = \exp\left(\frac{t_r}{t_c}\right) \cdot \frac{1}{T_0 \cdot f_{clk} \cdot \lambda_{dat}} =$$


$$= e^{20} \cdot 10^{10} \cdot 10^{-8} \cdot 10^{-6}s = 4.8 \cdot 10^4 s$$

- ein Upset alle 13 Stunden.
- Bei 16 Kanälen also mehr als ein Upset stündlich.
- Bei 10000 Produkten/1Kanal im Schnitt alle 5s!

1) Resolution Time erhöhen

Andere Lösung: Synchronizer

a) 2. EingangsFF mit geteiltem Takt



MTBU beschränkt, Skew shift

b) n EingangsFF verknüpft



MTBU nicht so ..., dafür problemlos
Industrielösung

oder 2 Flop Synchronizer



Reactive between upsets Kernen:

FlipFlop, 2 unabh. Oszis, FlipFlop
Late transition Detection

Synchr Des bildet verbindung zw
Realdaten Zeitmodell


Wie kommt man auf $MTBU = \exp\left(\frac{tr}{T_c}\right) \cdot \frac{1}{f_{clk} \cdot T_o \cdot \lambda_{dat}}$?

- 1) Einfaches Modell: als Inverter modellieren (linear) \rightarrow geschlossene Schleife (homogenen Fall) behandeln
- 2) Dynamik: Näherung mittels Dyn Modell 1. Ordnung RC Gitter, Symmetrie, Symmetrische Versorgung
- 3) Differentialgleichungen aufstellen

▶ Vorwärtspfad: $u_2 = -A \cdot u_1 - R \cdot C \cdot \frac{du_2}{dt}$ $u_2 = R \cdot i_B$
 ▶ Rückwärtspfad: $u_1 = -A \cdot u_2 - R \cdot C \cdot \frac{du_1}{dt}$ $i_C = C \cdot \frac{du_C}{dt}$
 ▶ Laplace: $L\left\{\frac{du(t)}{dt}\right\} = s \cdot U(s) - u^0$ $U_2 = -A \cdot U_1 - \tau \cdot (s \cdot U_2 - u_2^0)$
 $U_1 = -A \cdot U_2 - \tau \cdot (s \cdot U_1 - u_1^0)$
 ▶ Lösung im Zeitbereich:
 $u_2(t) = \frac{u_2^0 - u_1^0}{2} \cdot \exp\left(\frac{A-1}{\tau} \cdot t\right) + \frac{u_2^0 + u_1^0}{2} \cdot \exp\left(-\frac{A+1}{\tau} \cdot t\right)$

4) Näherungsweise lösen: $u_2(t) \approx \frac{u_2^0 - u_1^0}{2} \cdot \exp\left(\frac{A-1}{\tau} \cdot t\right)$

Aperture Window:



Kalibrierung

$$T_{AW} = \frac{2 u_{0, \text{border}}}{S} = \frac{2 u_{0, \text{border}}}{S} \cdot \exp\left(-\frac{A-1}{\tau} \cdot t_{res}\right)$$

$$\Rightarrow T_{AW} = T_{wo} \cdot \exp\left(-\frac{A-1}{\tau} t_{res}\right)$$

Flanke:

$$\lambda_{upset} = \lambda_{dat} \cdot \frac{T_{AW}}{T_{clk}} \rightarrow MTBU = \frac{1}{\lambda_{upset}} = \frac{1}{\lambda_{dat}} \cdot \frac{T_{clk}}{T_{AW}}$$

T_o, T_c ermitteln:


Rechnen:

Fehlerrate: $\lambda_{dat} f_{clk} T_o e^{-\frac{tr}{T_c}}$

\ln Fehlerrate $\ln(\lambda_{dat} \cdot f_{clk} \cdot T_o) - \frac{1}{T_c} \cdot tr$

$\ln\left(\frac{1}{\text{Fehlerrate}}\right) = -\ln(\lambda_{dat} \cdot f_{clk} \cdot T_o) + \frac{1}{T_c} \cdot tr$

\downarrow
 $d + k \cdot x$



experimentell: Variieren von t_{res} , MTBU messen, log Graph,

Anstieg: T_c , Offset $\rightarrow T_o$

Grenzungsgleichung!

in Praxis nicht möglich, Punktwolke $\lambda_{upset} \rightarrow$ Näherungsgerade

Trends: Es wird nicht wirklich besser...

Wenn wir jetzt alles nach synchronisiertem Timing ablaufen lassen, führt das zu Problemen (Ampel, Mikrowelle, Gasleitung)

Daher: Handshake \rightarrow

"halt stop, ich bin noch nicht fertig!"

\rightarrow Metastabilität vermeiden?

asynchrone Inputs, multiple clock domains, clock divider ;

supply drop, hohe Temperaturen ;

Defekte und Fehler

Hardwaretrotzener?

Fehlerquellen

Zeitdruck - Fremddesign - Komplexität - Strukturgrößen - kleinere Versorgungsspannungen (auf C, FlipFlop) - steigende Taktraten
niedrige Umgebungsbedingungen (Computer im Auto, -40° - 100°C) - Laien

Fehlertypen

Design

Fertigung (Defekt)

Betrieb (Ausfall)

THM-Systeme

Fehlerhafte Specs

Waffel

Komponentenausfall

Validation + Simulation

Factory Test

Fehlertoleranz

Fehlerquellen: Wafer, Process, Packaging, Transport, Bestückung, Systemintegration

Fehlerursachen im Einsatz

1) Electrical Stress (tritt kontinuierlich über Lebensdauer auf)

→ Electro Statical Discharge

BSP: Ballen reiben, aufladen, anderen elektrisieren

Was tun wir dagegen? Antistatische Böden, Erdungsbleistiftchen, Klemmkabeln (in Chip)

•) Electrical Over Stress

Spannungsspitzen über Spannungsversorgung in Leitung, Design z.B. Blitzschlag

Was tun wir dagegen? Sicherungssteckdosen gegen Überspannung

→ Latch up

$\beta \rightarrow 100$ positive Verstärkung




bzw

[BSP] Thyristor

überlappendes
N-P-P
N-P-P

weiten sich gegenseitig weiter, hört nur auf wenn man es abschaltet

Badewannenkurve



→ Intrinsisch (im Silicium)

Fehlerquellen: Gateoxid Wear out, Ionic contamination, Oberflächenladungen, Kristalldefekte, Piping

Gateoxid



wear out: Tunnelströme (leak)
break down: Isolator weicht

heisse Elektronen → stark beschleunigt, trifft wo auf → Lawineneffekt

3) Extrinsic

• Elektromigration

"Elektronenwind"

Stoßprozesse e^- gehen zum Pluspol \rightarrow Gitter wandert (dargestellt mittels ^{Hillock} Hüstendüne) $\xrightarrow{\text{Zeit}}$ Unterbrechungen/Kurzschlüsse (geht nur bei DC!)

$$MTTF = \frac{A}{J^2} \exp\left(\frac{E}{kT}\right)$$

J... Stromdichte, je größer die Stromdichte, desto mehr sinkt die Temperatur

T... Temperatur in Kelvin

k... Boltzmannkonstante

A... Konstante

$E_{act} = 0.5V - 1.5V$

Fehlerrate: Häufigkeit von Auftreten von Fehlern

Reliability: Wkt., das System noch t noch funktioniert

MTTF (Mean Time to failure) Erwartungswert von Start bis zu Ausfall

Block's law berechnen (Kelvin in Grad!!!)

[BSP₁] "bsp für Kinderkrankheit"

kleinerer Querschnitt \rightarrow wann wird hin?

halber Querschnitt \rightarrow Doppelte Stromdichte

MTTF ist proportional mit $\frac{1}{J^2} \rightarrow$ auf $\frac{1}{2} = 25\%$ reduziert

[BSP₂] Elektromigration reduziert AL Verbindung in Chip

$$\frac{MTTF_{mil}}{MTTF_{con}} = \frac{\frac{A}{J^2} \cdot \exp\left(\frac{E}{k(125+273)}\right)}{\frac{A}{J^2} \cdot \exp\left(\frac{E}{k(75+273)}\right)} = \frac{1}{26} \approx 4\%$$

mil... military
con... commercial

k... Boltzmannkonstante

Lebensdauer bei AC Chip höher, da DC Chip durch Relais (Dünen) altet.

• Microcracks (Dehnungskräfte)

Materialien (z.B. Kupfer) dehnen sich bei Erwärmung aus. (Kupfer wandert, Silicium reißt)

Kräfte bei Fertigung, Lagerung, Leistungsverbrauch

• Stressinduzierte Migration

Mechanische Spannung \Rightarrow Materialwanderung da wir brauchen keine Spannung, wird auch so hin.

Folge: Voids

Altern Chips auch wenn sie nicht in Betrieb sind? \rightarrow Ja wg Temp. einfluss

• weilers noch:

Die Attack \rightarrow Luft als Isolator

Bonding \rightarrow Stifte zu nahe bzw Whisker, Kurzschluss...

Popcorn \rightarrow Feuchtigkeit + Wärme = Dampf = Die bricht ~~BOOM~~

Korrosion \rightarrow Damieeee

Soft errors \rightarrow Bitflips durch Strahlung ...

Ausfallsursachen im Betrieb:



gate oxid: oxid dünn - Feld nahe - kleiner Isolator → kleine Tunnelströme - Isolator groß
Tunnelströme → Ausfall in Gateoxid ⇒ Lebensdauer von Gate Oxid abhängig



Electromigration



Electrostatic discharge

→ Parameterabhängig
Konklusion: Nichts hält ewig, MTTF ist einstellbar (Kompromiss: Performance, MTTF, Preis!)

"in dubio pro Ausfall" - Ausfallfaktoren

Vermeiden (bei Herstellung): Unreine Wafer / Kristalle / Gate oxid, Prozessverunreinigung, kein ESD / Latcup Schutz, undichtiges Packaging

Vermeiden (bei Verwendung): Hohe Temperatur (zyklen) / Spannungen / Strombelastungen, ESD durch Laien herbeiführen, Grenzwertbetrieb

Arrhenius Gleichung: $F_i = C \exp\left(-\frac{E_{act}}{kT}\right) = \frac{1}{MTTF}$

→ Temperaturerhöhung bewirkt exp() anstieg!

beim Messen stellt man fest: $+50^\circ = 150^\circ \rightarrow 5000$ fache!

Burn-in: Chip vor Verkauf heizen, bei Badewannenkurve so Fehleranteile geringer halten.

(nutzen der Arrhenius Gleichung)

$$AF_T \times AF_V$$

[BSP]

Rein hypothetisch: Chip rent 4 Tage / 86h bei $T_j = 130^\circ, 6V$
Welche Betriebsdauer bei $T_j = 70^\circ, 5V$

Faktoren berechnen → multiplizieren

$$AF_T = \exp\left(\frac{0.7}{8.6 \cdot 10^{-5} \cdot 70} - \frac{0.7}{8.6 \cdot 10^{-5} \cdot 130}\right) \approx 34.2$$

$$34.2 \times 24.5 \approx 838 \cdot 4 \text{ Tage} \approx 9 \text{ Jahre} \quad (\text{Theoretisch} \rightarrow \text{praktisch ist chip um 9 Jahre älter - zu viel!})$$

$$AF_V = \exp(3.2(6-5)) \approx 24.5$$

$$A(t) = \text{Temp} * \text{Voltage}$$

normal stress

wissen 2

$$AF_T = \exp\left(\frac{E_{act}}{k \cdot T_{normal}} - \frac{E_{act}}{k \cdot T_{stress}}\right)$$

$$AF_V = \exp\left[\gamma (U_{stress} - U_{normal})\right]$$

Fehlerrückmeldung

elektische: Kontaktprobleme durch Unterbrechung, hohen R, Wackelkontakt


Material geht spazieren: Isolationsprobleme (Gate oxid)

dynamische Fehler durch reduzierte Geschwindigkeit

parametrische Fehler: zu viel Strom, Schwellwertverschiebung, ... Fehler in Kontinuum → "Jetzt reicht's!"

Speicherfehler durch Bit-Flips

Testen: Prinzip




[BSP] Taschenrechner... Muss ich jetzt jede Rechnung der Welt testen?

Fault Mapping

Defekte: physikalisch

Test: überprüft nur Logik (eine Ebene drüber)

BSP



F₁ Kurzschluss statt Durchlass


F₂, F₃ Staubkorn beim bedrucken

F₄ Verbindung zu viel

F₅ Unterbrechung

F₆ Kurzschluss

F₇: Electromigration (ist nicht ganz)



Knoten passt oder

stuck-at-1 (immer auf 1)

stuck-at-0 (immer auf 0 mit GND)

damit gibt es zu einem Zeitpunkt immer nur einen!

↳ Praxis: Single Stuck at (Relevanteste Fehler zu finden)

Praxis: Fehler finden mittels Kopfen von (bestimmten ^{Stück} ^{at} ^{Feldern}) an bestimmten Knoten!

Schnittweises "simulieren"

stuck at open theoretisch möglich - simulation zu aufwendig

Der Test

Motivation: Rule of ten (Kosten bei Fehler vervielfachen sich je Produktionsschritt \rightarrow Chip € \ll System €)

Testqualität: Wie ^(akurat) gut ist der Test den wir machen?

Defekt level: Anteil an fehlerhaften Produkten im Verkauf - Delay Fault

Test coverage: 100% habe die Fehler, von denen ich ausging, alle gefunden (aber die anderen nicht!)

"Test coverage ist 100%" sagt nichts über Fehlersicherheit aus!

→ Abwesenheit von Fehlern lässt sich nicht beweisen!

Erweitertes Fehlermodell durch gegenläufige Flanken mit Zeitmessung dazwischen

Testen auf verschiedenen Ebenen macht Sinn!

Systemausfall ist teuer! (Rule of 10)

- ↳ Kosten auf Systemebene bei defectlevel 5.0% schon bei $5 \cdot 10^6$ €!
- ↳ BSP: 9h Stillstand \Rightarrow - 60 mio

Stück-at-Fehlermodell


Fault Coverage	average defect level	average quality
50%	7%	93%
95%	1%	99%
99.9%	0.01%	99.99%

\Rightarrow Einfacher Test erkennt viele Defekte.
Wenige kleinere Defekte brauchen ist - großer Aufwand.


Ziele des Testens

Defect Detection, Defect Location
(Reparatur, Prozessfeedback, Verantwortliche)

Testen in allen "Lebensphasen":




Testablauf



Tester macht prozess automatisiert.

Aber wie kommen wir auf die Muster?

"Testbarkeit" = Controllability + Observability



Wer testet den Tester?

Der Test selbst \rightarrow best \rightarrow Tester Defekt \rightarrow sekundär defekt
 Der Test selbst \rightarrow best nicht \rightarrow tester Defekt

Steuerbarkeit über PIs (Controllability) \rightarrow bestimmten Regel zuordnen

Beobachtbarkeit über POs (Observability)

Test - Pattern - Generator

1) Brute force: Exhaustive Test - wir probieren alles durch
n Eingänge $\rightarrow 2^n$ Testvektoren

"leistbar" für kleine Blöcke, schlecht für viele große Blöcke
32 in \rightarrow 43s Test aber 64 in \rightarrow 580 Jahre

2) Deterministic Testing: Fehler-Orte vorgeben, Vektoren von Fehlern suchen

Wir nehmen Fehlermodell (zB stuck at ...)


Activation: in fehlerfreiem Zustand einstellen

Justifikation: Bedingungen für Primary Inputs stellen

Propagation (nicht wegmessieren!) Weiterleitung zu Primary Outputs sensitized path

Justifikation: Bedingungen für Primary Inputs stellen

Testvektor: 010 (berechnet)




3) Falscher Pegel muss an Ausgang nicht über werden

Wie kommt man mit deterministischer Methode auf Fehler in der Schaltung? Wie geht man mit NAND, NOR bei Fehlervektoren um?

Fehler-simulation: Liste aller Fehler durch Fehlerdominanz/äquivalente Fehler verkleinern (Testvektor ermitteln/weg von Liste, ähnliche streichen)

Fehler-äquivalenz: Fehler an verschiedenen Stellen haben die gleiche Auswirkung



Fehlerdominanz: Gleiche Fehlervektoren sind nicht unterscheidbar

\rightarrow Test Vector Composition: dort wo man bei Cumul Coverage auf 100% kommt

Trotz super Testing haben wir immer noch Probleme: "hard to detect" faults, PI Bedingungen nicht leicht lösbar, Aufwand, redundante Logik


\rightarrow testbar durch zeitliche Ereignisse
↓
Redundante Funktionen sind ungenutzt und somit nicht erkennbar
 \rightarrow Test Coverage ist dann Testreduktion ist hard

3) Non-deterministic Testig: Wir tippen "irgendwas" ein (bei 1k Coverage Ergebnis nach!)

mit Hardware (LFSR) on chip generierbar, erkennt "non target" Faults, pseudo deterministische Zufallsfolge
gewisse Eingangsmuster verboten \rightarrow sonst mehrere Bustreiber

Linear Feedback Shift Register - LFSR

- periodisch Mustersequenz (wie Schieberegister ohne XOR), Ins durch Polynom (achtung auf maximum length sequence),
- wird als Zufallsgenerator verwendet (Seed, reseed inkludiert vorgegebene Vektoren oder Sequenzverkommen erzwingen)
- Polynom: Periode muss dem Maximum entsprechen $x^n = x^{n-1} \oplus x^{n-3} \oplus \dots \oplus x^0$



Gegeben ist ein Polynom, zeichnen sie das LSFR, bestimmen sie die Ausgänge von 4 Zyklen (Wahrheitstabelle)

Response Analysis: Verhalten (Referenzdaten aus Simulation) \rightarrow Abweichung = Fehler
 \rightarrow Analyse von Abweichung! Diagnose

Massiver Speicherplatz für Referenz-Responses!

Sequentielle Logik testen - der Scan Path

kurze Wdh. Sequentielle Logik

hat Speicherelemente (FF/Latch)
für Fehlererkennung: bestimmter Zustand von Testvektor

neue Dimension: Zustand (Testvektor anlegen, Zustand aufahren!) → mehr Testvektoren

eventuelle Probleme: Wenn Schaltung kein Reset hat weißt man nicht in welchem Zustand zum Testbeginn (Wir haben aber Reset :))
(Trotzdem wächst Testaufwand exponentiell!)

BSP Overflow testen ist ein Problem!

Combit von 32 bit Counter

1) Counter auf 0 (mit Reset :))

2) 2³² Taktzyklen warten, dann Overflow

→ kosten 10€ / Chip / feature ... TBCER

BSP Controller im Auto alle einzeln testen → dann zusammenhängen → ob's funktioniert ist nicht garantiert!

Wie umgehen wir das Geldproblem?

Functional-Test: Black Box → Funktioniert? es wird nicht hineingeschaut → nur für unkompliziertes


Structural-Test: White Box → System zerlegt, einzeln getestet es wird nicht (aber Designfehler nicht erkennbar) großes Ganeses betrachtet.

Fertigungstest: Fehler im Transistor → Gatterfehler

Methode: Scan Test


Im Chip sind quasi schon eingebaute Funktionen, die kein Testen helfen. Sie verdrahten die Register anders (zu einem großen Schieberegister) und werden dann mit Testmustern getestet. Die Schaltung ist nur statisch (nicht in Betrieb) testbar.

Testpunkte werden generiert (an fast jedes Gatter, kleine Blöcke werden exhaustive getestet)



Speicherelemente zu Schieberegistern!

Das gestaltet man mittels **Overhead**, beispielsweise wird ein zusätzlicher MUX zum Testen durch ASIC Design Tool in der Fertigung eingebaut
Scan → Potential für Reverse engineering



Register (also MUX)

- Data_out über D
- Scan_out über CLK

Was muss man tun damit man Scan-Test machen kann?
Wie generiert man Testmuster?
MUX, Scanenable ...

Ablauf:

- 1) Testmodus aktivieren: Multiplexer schaltet FF Eingang an anderen FF Ausgang ⇒ Schieberegister (umgehen von kom. Logik)
- 2) Testvektor anlegen: Seriell in Scanchain geschifft
- 3) anwenden: Verarbeitungsschritt am Pins durchführen
- 4) Response: Zustände von FFs seriell auslesen

Varianten:

Full Scan: MUX einbauen → alle FFs eingebunden → Chip langsamer

Partial Scan: MUX nur an unkritische Pfade + nicht alle FFs → Nachteil bei sequentieller Logik

Multiple Scan chain: Aufteilung auf disjunkte Scan Chains → rasches Lesen, viele Pins

Vorteile: Sequentielles Testproblem auf kombinatorisches zurückführen, Scan chain automatisch generierbar, Wenige Pins für Registerkellenzugriff

sehen von internen Zuständen, gute Testbarkeit (weil jedes FF ist Testpunkt)

Nachteile: Shift-Overhead bei langen Scan Chains, "tote Pins"

IDDQ-Test:
→ 000 verlorener Chip

→ wieviel Strom zieht er?

ungewöhnlich hoher Stromverbrauch → eventuell Fehler!
(Abh. von Testvektor!)

Speicher & Marchtests

dh. wie teste ich, ob Speicher funktionieren?

Overhead: eingebaukes Testdesign

Fehlermodelle:

Stuck-at Fault: Bitzelle sitzt auf 0/1

Transition Fault: nur in eine Richtung schaltbar

Coupling Fault: Aktivität einer Zelle beeinflusst nächste (z.B. Bit fällt um → Nachbarbit kippt)
↳ Neighborhood: Schreiben in Nachbarzelle

Tests von Speicherblöcken: mittels Scan Test zu aufwendig,
mittels Funktionalem Test möglich
mittels March Test empfohlen

March Test:

- findet Coupling Faults
- $O(n)$ nur linear
- in HW einfach implementierbar (auch nur programmiert!)

March C Test Algorithm:

- 1) alle Speicherzellen = 0
 - 2) aufsteigend: Zellen durchgehen, Zellen wo 0 steht 1 setzen. (wenn 1 steht → Fehler!)
 - 3) absteigend: Zellen durchgehen, Zellen wo 1 steht 0 setzen. (wenn 1 steht → Fehler!)
 - 4) 0 in allen Zellen prüfen.
 - 5) aufsteigend: Zellen durchgehen, Zellen wo 0 steht 1 setzen. (wenn 1 steht → Fehler!)
 - 6) absteigend: Zellen durchgehen, Zellen wo 1 steht 0 setzen. (wenn 1 steht → Fehler!)
- geben den 4.

Umsetzung in FPGAs:

nach Fertigung: Grundfunktion testen (prog. bei OTP nicht möglich)

nach Programmierung: Rücklesen, Simulation

Teil von Programmierung Teil von Design


Programmierbare & nicht programmierbare Bausteine sind gleich gut testbar.

Boundary Scan (Systemintegration → hat nichts mit Scan Test gemein!)

Problem: Zugänglichkeit bei untestbaren Leiterplatten


Wir testen: bestellte Leiterplatte mittels Flying Probes, Nadelbettanalyzer, Funktionskost und Boundary Scan

Wie funktioniert?



DR-Cells zur Umsetzung (normal, Schieberegister, ausgeben/einlesen von Daten)
oft spezielle Zellen in Libraries verfügbar!

JTAG Test Access Port: also TAP Controller ist ein Testcontroller.



MISR: Multiple Input Shift Register


Built in Self Test (BIST)

Design for Test: Testbarkeit = Designanforderung, Integration von Bist Logik ("unnötiger" FF, ... → Achtung, an sich selbst geschlossenes Flipflop ist Schleiße für Test!, Schaltung, die gewisse Taktfrequenzen braucht auch!)

Regeln für Design-for-Test:

~~Clock gating~~
~~Self resetting~~
~~Redundante Logik~~


Partitionierung (mit Bus) ✓
Trennen von Takt + Signalen ✓
Initialisierung für sequentielle Logik ✓
Testhilfen in Zählerketten ✓



Implementierung:

Test Pattern Generator: rückgekoppeltes Schieberegister, Pseudo Random Generator


Response Analyzer: Multiple Input Shift Register (MISR) Erweitertes LFSR



response data compaction: Sequenz von Responses mit MISR auf Signatur → Aliasing (auch einzelne Fehler zu richtigem Signal!) (WSUK bei $p \sim 2^R$)

Collar Logik isoliert Speicher während Test!

BSP: 5 Pins für boundary Scan, internal scan, Speicherbank, Konfiguration



Vorteile: kritisches Interface auf Chip, Interface einfach nach außen,

ad speed wachen, gute Testpunkt-zugänglichkeit, Kosten wein,

Overhead bei 10%, rasche Diagnose, keine Designkopie,

für Start up / on-line Test vermeidbar

online Test: Defekte während Betrieb (Raumfahrt, Weiche)

↳ Innerer Zustand bei Test gleich!
Zeitverhalten gleich!

Auto 300.000 km → funktioniert Airbag?

Der Logikanalysator

elektronisches Messgerät, das den Zeitverlauf von digitalen Signalen aufzeichnet/anzzeigt

Multimeter

1 Kanal
statische Größen messen
(Relative Kennwerte)
gibt Effektivwert an
für rasche Änderungen

Oszilloskop

2-4 Kanäle
dynamisch (Spannungsverlauf über Zeit)
Frequenzbereich bis mehrere GHz
(gut für Interleaving)
kontinuierliche Amplitude, kontinuierliche Zeit


Timing Analyzer

bis 512 Kanäle
um Prozessor zu debuggen
(ganze Busse anschauen)
nur Logikpegel messbar
viele Messfunktionen
Frequenz: bis einzelne GHz

State Analyzer

bis 512 Kanäle
nur asynchrone Zeitverläufe sichtbar
nur Logikpegel messbar
viele Messfunktionen
Frequenz: bis GHz
↳ fest so hoch wie bei Timing Analyzer
diskrete Amplitude, kontinuierliche Zeit
diskrete Amplitude, diskrete Zeit

Aufbau (Funktionsblöcke)



Diskriminator

ADC - Analog Digital Converter (bei Speicherosz liefert ADC feinstufige Info)

Schwellwert: user defined / nach Logik standards
fein einstellbar (mit Logik ist es grenzenlos zoombar)
→ Interpretation kann anders als HW Untersuchung sein!

Schwellwert-Problem: Schwellwert LA ≠ Schwellwert HW

→ falsche Pegel

(Aber nur wenn Signalpegel in falschem Bereich)

→ falsche Flanken

(Flankenverschiebung nur bei flachen Flanken relevant)

Abtasteinheit

zeitlich diskretisieren (Achtung: Unterabtastung → verlorene Daten!)

Takt als Abtastungskreis
Timing Analyzer: hochfrequenter Takt → alle Details wie Speicherosz
State Analyzer: Target liefert Takt → Zustandsabtastung ist fehleranfällig (bei Phasenverschiebung!)

Sampling - Problem

→ Unterabtastung (Timing Mode)
Pulse verloren, Flanken verschoben
Gibb's Theorem

→ Phasenverschiebung (State Mode)
verschiedene Interpretationen von Setup / Hold etc...

Speicher

Samples ablegen (in Echtzeit, Bearbeitung & Darstellung offline)

ein großer Speicher ist nicht die optimale Lösung

Tiefe: 1M Sample (bei 1GHz nach 1ms voll → nicht alle States durchsuchbar → Trigger)

Aufzeichnungsmodi (für Timing Mode)

Trade off: Je schneller getastet wird, desto weniger Speicher wird gebraucht (weil alle eng beisammen)
je genauer die Speichertiefe, desto geringer die Abtastrate

Transitional Sampling: Punkte merken wo sich Zeitpunkt ändert (Flanke + Zeitpunkt)

Trigger

± Sampling was nur einen Punkt verwendet!

bestimmt, wann Sampling beginnt/ aufhört (LA kann h auf Trigger warten)

Markierung: für Datenauffindung für später!

Pretrigger: Zeichnet auf, was vor Trigger passiert ist (nicht überschreibbar)

Posttrigger: Was war nachher (Trigger → noch halber Speicher dann stop)

} Speicher als FIFO

LA zeichnet ständig auf, wenn "Trigger" aktiviert dann Info speichern

Unterschied von Trigger / Sampler

Triggerbedingungen: Flanke, Zustand, Pulsdauer, ...

(if then else nicht möglich)

trigger levels möglich

store, stop, AND, OR möglich

(im State mode komplexer)

Darstellung durch Timing Diagramm, State Diagramm, State Listing

Cursor

horizontale Zeitbereichsmarkierung (direkte Wertablesung)

automatisch positioniert

Differenzmessung

Probing:

für mechanische & elektrische Verbindungen, Pegelanpassung, Impedanzanpassung

Probleme: Zeitverzögerung bei langen Kabeln

Lösung: Flying leads >> active probes (stecker)

Teilweise angelötet (einweg → Sockel in Design vorhanden)

Kerndaten eines LA

logic analyzer channels

pattern generator channels → Ausgänge zum Signal/Stimuli erzeugen

high speed timing zoom

maximum timing sample rate (Deppensicher) kann beliebig gezoomt werden

maximum state clock rate

maximum state data rate

maximum memory depth

supported signal types: single ended (normale Logikpegel erzeugbar)

Grundlagen

Der Einsatz digitaler Elektronik in sogenannten „Embedded Systems“ prägt unsere Gesellschaft.

Digitale Elektronik bietet gegenüber der analogen Vorteile wie einfache Speicherbarkeit, bessere Störsicherheit und höheren Abstraktionsgrad.

Die Kunst des digitalen Design besteht darin, die Grenzen digitaler Logik zu verstehen, die immanenten Idealisierungen zu bedenken und durch Kenntnis des gesamten Entwicklungsprozesses die Gesamtkosten eines Design zu minimieren.

Kombinatorische Logik funktioniert unabhängig von der Vorgeschichte.

Sequentielle Logik hat im Gegensatz dazu ein Gedächtnis (Rückkopplung oder Speicher) und daher einen inneren Zustand.

Kombinatorische Grundfunktionen sind Inverter, AND, OR, NAND, NOR, XOR und XNOR.

Aus diesen Funktionen lassen sich komplexere Funktionen mit mehr Eingängen wie z.B. ein Multiplexer oder ein Threshold Gate realisieren.

Sequentielle Grundfunktionen sind das Latch und das Flip-Flop. Es gibt jeweils mehrere Varianten.

Beim D-Latch steuert ein „Enable“-Signal, ob die aktuellen Daten durchgelassen oder die alten Daten gehalten werden.

Das D-Flip-Flop übernimmt mit der aktiven Takt-flanke neue Daten und hält diese bis zur nächsten.

Zusatzfunktionen beim Flip-Flop sind „Preset“ und „Clear“ sowie „Clock Enable“.

Eine State-Machine durchläuft synchron eine Sequenz von Zuständen.

Die Abfolge der Zustände wird durch die Eingangssignale gesteuert.

Bei der Moore-State Machine hängen die Ausgänge nur vom Zustand ab, bei der Mealy-State Machine werden sie zusätzlich auch (asynchron) von den Eingängen beeinflusst.

Die Darstellung einer State-Machine erfolgt im Zustandsgraph und im Zustandsdiagramm.

Die Boolesche Algebra umfasst mehrere Theoreme, wie z.B. jene von De Morgan und Shannon.

Jede Boolesche Funktion ist durch ihre Wahrheitstabelle eindeutig beschrieben.

Eine grafische Darstellung der Wahrheitstabelle ist im Karnaugh-Veitch-Diagramm möglich.

Aus Wahrheitstabelle bzw. KV-Diagramm lassen sich Minterme bzw. Maxterme ableiten und durch deren Verknüpfung schließlich die disjunktive bzw. die konjunktive Normalform.

Asic Fertigung

Die technologische Entwicklung im Bereich der ASICs ist extrem dynamisch. Der bekannteste Indikator dafür ist das Moore'sche Gesetz:

Die Komplexität (Anzahl von Transistoren in einem Design) verdoppelt sich alle 1,5 Jahre.

Siliziumdioxid ist ein Isolator, polykristallines Silizium ein Leiter, und mittels Dotierung lassen sich mit Silizium auch Schalter (Transistoren) realisieren. Damit ist Silizium der ideale Ausgangsstoff für digitale Logik.

Ausgehend vom Rohstoff Quarz wird über komplexe Fertigungsschritte ein Chip gefertigt: Schmelzvorgänge, Dotierung, Oxidation, Metallisierung. Mittels Photolithographie werden dabei die gewünschten Strukturen hergestellt. Diese sind über Masken definiert.

Der charakteristische Parameter einer Technologie ist die Feature-Size I. Die einzelnen Transistor-Strukturen werden über den metallischen Interconnect verbunden.

Der fertige Die wird getestet und in ein Gehäuse gepackt.

Aktuelle Trends bei der ASIC-Fertigung sind Silicon on Insulator, Multichip-Module, Through-Silicon Via und System on a chip.

Eine Reihe technologischer Grenzen scheint das weitere Wachstum der Entwicklung zu begrenzen. Bisher wurden solche Grenzen jedoch stets überwunden – nicht zuletzt aufgrund der immensen Forschungsaufwände in diesem Bereich.

Aufbau Logischer Gatter

Grundelement der digitalen Logik ist der Enhancement-FET, wobei bei CMOS der n-Kanal-Typ und der p-Kanal komplementär zum Einsatz kommen.

Die wichtigsten Parameter des FET sind Schwellspannung und Ausgangsstrom (bzw. Formfaktor)

Im Idealfall verhält sich ein FET wie ein Schalter: der n-Kanal-FET schließt bei 1 am Steuereingang, der p-Kanal-FET bei 0.

Die Idealisierung als Schalter funktioniert nur unter geeigneten Randbedingungen. Bei genauerer Betrachtung (im Zeit oder Amplitudenbereich) verhält sich der FET wie ein analoges Bauelement.

Der Inverter ist die Grundstruktur aller Logikfunktionen. Er lässt sich technologisch einfach implementieren.

Ersetzt man die beiden Einzeltransistoren durch einen sog. n-Stack bzw. p-Stack, so lassen sich bei geeigneter Abstimmung allgemeine logische Funktionen wie AOI und OAI implementieren, sowie als Sonderfälle auch NAND und NOR.

Nicht invertierende Funktionen können in CMOS nicht einstufig realisiert werden. Weitere typische Elemente sind Transmission Gate, Multiplexer und getakteter Inverter.

Mittels getakteter Inverter kann ein Latch realisiert werden, durch Master/Slave Kombination zweier Latches ein Flip-Flop.

Aufgrund der Einschwingzeit der Datenpfade (und insbesondere der Speicherschleife) darf innerhalb des „Decision-Window“ (Summe aus Setup- und Hold-Time) keine Änderung der Daten erfolgen, sonst kann Metastabilität auftreten. Die Realisierung eines ganzen Speichers mittels Flip-Flop oder Latch ist sehr ungünstig, effizienter sind hier SRAM oder DRAM.

Neben dem komplementären Ausgang gibt es den Tri-State Ausgang sowie den Open Drain Ausgang.

Die CMOS-Technologie ist derzeit am weitesten verbreitet, in besonderen Anwendungen findet man jedoch auch bipolare Logikfamilien wie TTL oder ECL, oder auch Bi-CMOS (für hohe Treiberleistung).

Design Flow eines Asci

Der Design-Flow eines ASIC bzw. FPGA umfasst die folgenden Schritte:

Spezifikation, Design-Entry, Compliation, Technology-Mapping, Partitioning, Floorplanning, Placement & Routing (PPR), Fertigung /Download

Der Design-Prozess ist höchst komplex und daher fehleranfällig. An vielen Stellen ist daher eine Verifikation nötig, und im Fehlerfall müssen die einzelne Design-Schritte wiederholt werden. Das Design ist also ein iterativer Prozess.

Die Verifikation umfasst folgende Schritte: Validation (Prüfen der Spezifikation), Simulation (Prüfen der virtuellen Implementierung) und Test (Prüfen des physikalischen Designs)

Das Y-Diagramm erlaubt eine Veranschaulichung des Design-Prozesses. Es umfasst die 3 Achsen Verhalten, Struktur und Geometrie. Durch konzentrische Kreise werden die Abstraktions-ebenen dargestellt.

Der Design-Prozess beginnt auf einer hohen Abstraktionsebene (typ. RTL) auf der Verhaltens- (und/oder Struktur-) achse. Mittels Tool-Support gelangt man über Struktur und die Geometrieachse zu niedrigeren Abstraktionsebenen und schließlich ins Zentrum des Diagramms.

In HDLs lässt sich vieles einfach beschreiben, eine Abbildung auf HW erweist sich jedoch bei der Synthese oft als zu aufwendig oder unmöglich. Durch einen Optimierungsprozeß wird eine Kosten- funktion minimiert bzw. eine Nutzenfunktion maximiert, jeweils unter Einhaltung gegebener Randbedingungen. Partitioning, Placement und Routing sind solche Optimierungsprozesse. Vielfach werden hier aufgrund der Komplexität heuristische Methoden den geschlossenen Lösungen vorgezogen. Für Partitioning und insbesondere Placement und Routing ist eine Abschätzung der Signallaufzeiten essenziell. Diese erweist sich jedoch aufgrund der Dominanz des Interconnect-Delay für neuere Technologien als zunehmend schwieriger. Simulation sollte auf möglichst vielen Ebenen durchgeführt werden, um Fehler rasch und eindeutig identifizieren zu können.

Die Signal-Resolution Table gibt Aufschluss darüber, welcher Ausgangspegel aus dem Zusammenwirken mehrerer Eingangspegel an einem bestimmten Logikelement entsteht. Bei der ereignisgesteuerten Simulation werden die Ereignisse nach einer Liste chronologisch abgearbeitet, neue Folge-Ereignisse werden in der Liste ergänzt. Gleichzeitigkeit wird durch die „Delta-Time“ berücksichtigt.

Die statische Timinganalyse sucht systematisch das Design nach den langsamsten Datenpfaden ab. Das Timing ist in Libraries definiert. Variationen in der Temperatur oder der Versorgungsspannung werden durch Derating-Factors berücksichtigt. Die formale Verifikation erlaubt eine lückenlose Überprüfung des Designs nach bestimmten Kriterien. Voraussetzung ist aber das Vorliegen eines entsprechenden Modells. Nicht jedes Design lässt sich formal verifizieren. Ein Modell muss die wesentlichen Eigenschaften des Designs abbilden und die Verifikation muss die wesentlichen Eigenschaften des Designs abbilden.

Speichertechnologien

Digitale Speicher sind eine strukturierte Anordnung von Bits mit zwei klar unterscheidbaren Zuständen.

Neben Aufbau und physikalischem Speicherprinzip sind Volatility, Beschreibbarkeit und Random Access charakteristische Merkmale.

Neben ihrer eigentlichen Funktion als Datenspeicher sind Speicher auch für vielfältige logische Funktionen verwendbar.

Zur Vereinfachung der Decodierlogik sind Speicher als zweidimensionales Array strukturiert.

Bei den ROMs unterscheidet man zwischen Mask-ROM, OTP, UV-EPROM und EEPROM.

Das SRAM beruht wie das Latch auf einer Speicherschleife aus rückgekoppelten Invertern, ist aber platzsparender.

Das DRAM verwendet einen Kondensator als Speicherelement, eine Speicherzelle ist daher deutlich kleiner als beim SRAM. Es ist allerdings ein periodischer Refresh erforderlich.

Das MRAM ist ein schneller nicht-flüchtiger Speicher. Es beruht auf magnetischer Polarisierung.

Multiport-Speicher und FIFO erlauben die Kopplung unsynchronisierter Systeme. Durch Hinzufügen von Prüfbits können Bitfehler erkannt und eventuell auch korrigiert werden. Übliche EDC/ECC-Verfahren sind Parity, Hamming Code und CRC.

Zieltechnologien

Der Full-Custom-ASIC bietet maximale Flexibilität für Optimierungen, wird jedoch aus Aufwandsgründen nur für Spezialanwendungen eingesetzt.

Der Standardzellen IC (CBIC) geht von einer Library aus vorgefertigten und getesteten Logikzellen aus. Dies vereinfacht das Design, bei der Fertigung sind aber alle Layer kundenspezifisch.

Beim Gate Array sind Basisfunktionen vorgegeben, durch kundenspezifische Metallisierungslayer kann über Makros jede Funktion implementiert werden. Man unterscheidet zwischen channelled, channelless und structured GAs.

Time to market ist ein entscheidendes Erfolgskriterium für ein Design. Das ist ein entscheidendes Argument für programmierbare Logik.

Bei den programmierbaren Logikbausteinen (Programmable Logic Devices, PLDs) unterscheidet man zwischen ROM, PAL/PLA und FPGA/CPLD.

Bei den FPGAs sind die Funktion der Logikzellen, Funktion der I/O-Blöcke und Verbindungen programmierbar.

Programmiert werden schaltbare Verbindungen, (Antifuse oder TG über EPROM bzw. SRAM).

Programmierbare Logikzellen lassen sich auf der Basis von Multiplexern, Look-up Tables (LUT) oder Wired AND (PAL-Struktur) realisieren.

Bei den I/O-Blöcken sind üblicherweise Ausgangspolarität, Verzögerungen, Latches im Datenpfad, Treiberstärke/Anstiegszeit, Pull-ups, Tri-State etc. programmieren.

Beim Interconnect bedeutet jede programmierbare Verbindung eine Verzögerung. Es muß daher ein Tradeoff zwischen Flexibilität und Geschwindigkeit gefunden werden.

Der Interconnect ist bei den CPLDs völlig regulär und sein Timing daher einfach vorhersagbar.

Die wesentlich leistungsfähigeren FPGAs haben auch einen komplexeren Interconnect, der dadurch auch im PPR sowie im Zeitverhalten schwerer beherrschbar ist.

Die Konfiguration ist bei EEPROM- und Antifuse-basierten CPLDs nicht-flüchtig; bei den SRAM-basierten FPGAs muss sie bei jedem power-on nachgeladen werden.

Hierzu gibt es vielfältige Möglichkeiten.

Datenblattangaben

Die Temperatur hat einen wesentlichen Einfluß auf die Funktion eines Chips. Entscheidend ist in jedem Fall die „Junction Temperature“. Sie ergibt sich aus Umgebungstemperatur, Verlustleistung und thermischem Widerstand.

Für die Umgebungstemperatur sind verschiedene Bereiche spezifiziert: commercial, industrial und military.

Die Verlustleistung umfasst drei Komponenten: statische Ströme, Ladevorgänge und transiente Kurzschlüsse.

Dominant sind im aktiven Betrieb die dynamischen Ladeströme. Sie sind proportional zur Taktfrequenz und zum Quadrat der Spannung.

Um ein Hin- und Herschalten der Eingänge zu vermeiden, müssen entweder die Signalfanken entsprechend steil sein, oder man verwendet Schmitt-Trigger-Eingänge. Diese weisen eine Hysterese auf.

Um einen Störspannungsabstand zu gewährleisten sehen die Spezifikationen für die Ausgänge engere Grenzen vor als für die Eingänge.

Der Ausgangsstrom ist stets begrenzt (Ausgangswiderstand). An einen Ausgang darf daher nur eine begrenzte Anzahl von Eingängen angeschlossen werden (Fan-Out).

Außerdem ergibt der Ausgangswiderstand im Zusammenwirken mit den Kapazitäten der Leitungen und der Eingänge ein RC-Glied, das die Umschaltvorgänge verzögert.

Typische Timing-Angaben sind Setup- und Hold-Time, Durchlaufzeit, clock-to-output-delay sowie Routing delay.

Hohe Temperatur, niedrige Versorgungsspannung und hohes Fan-Out machen einen Chip langsamer.

Das Routing ist ein entscheidender Einflussfaktor für das Timing.

Das Taktnetz spielt eine besondere Rolle im Interconnect. Zur Erreichung eines geringen Delay und eines geringen Skew trotz des hohen Fan-Out und des weit verzweigten Netzes werden spezielle starke Treiber und spezielle Topologien eingesetzt.

Taktnetze sind daher stets mit gesonderten Pins verbunden und sind im Design gesondert zu behandeln.

Synchrones Design

In realen Schaltungen sind Signallaufzeiten unvermeidlich.

Die Differenzen dieser Laufzeiten (Skew) variieren in nicht vorhersagbarer Weise.

Boole'sche Logik geht von kontinuierlich gültigen und konsistenten Eingängen aus.

Zeitliche Zusammenhänge sind in Boole'scher Logik nicht beschreibbar.

Genau diesen Mangel muss eine Design-Methode kompensieren.

Synchrones Design verwendet Zeitbedingungen, um die die Datenkonsistenz zu beurteilen.

Diese Methode ist effizient und bewährt.

Der Schluss von Zeitbedingung auf Konsistenz ist aber indirekt und willkürlich.

Synchrones Design ist daher keine natürliche Lösung des Grundproblems.

Dieser Mangel wird mit steigenden Taktfrequenzen immer deutlicher spürbar.

Bei Timing Violations und an den Grenzen von Clock Domains kann es zu Metastabilität kommen.

Eine Verletzung der Setup-/Hold time kann zu beliebig langem Verweilen des Ausgangs eines Flip-Flop in einem undefinierten Pegel führen.

Übernimmt ein nachfolgendes Flip-Flop diesen un-definierten Zustand („Upset“), kommt es zu Fortpflanzung und zu inkonsistenter Interpretation.

Die Wahrscheinlichkeit dafür kann berechnet werden. Sie steigt exponentiell mit sinkenden Timing-Reserven, hängt aber auch von der Technologie ab.

Defekte und Fehler

Fehlerquellen sind über den gesamten Lebenszyklus eines Chips verteilt: vom Design über die Fertigung und Inbetriebnahme bis zur Applikation.

Designfehler werden durch Simulation entdeckt.

Ursachen von Defekten bei der Fertigung liegen in Wafer-Material, Lithographie, Entwicklung & Ätzen (Verunreinigungen), Bonding, Packaging,...

Die Badewannenkurve beschreibt die Verteilung der Ausfälle über die Betriebszeit: Nach einer hohen Ausfallsrate zu Beginn (infant mortality) folgt eine Periode mit konstanter, niedriger Ausfallrate (useful life), danach steigt die Ausfallrate stark an (wear-out).

Häufigste Ursachen für Defekte im Betrieb sind Gate-Oxide-Breakdown, Electromigration und Electrical Overstress.

Beim Gate-Oxide-Breakdown bilden Störstellen in der extrem dünnen Isolationsschicht des Gate-Oxid einen leitenden Pfad. Solche Störstellen entstehen z. B. durch unreines Material bzw. durch Beanspruchung durch hohe Felder.

Electromigration ist die Verschiebung von Material durch einen Elektronenwind, der sich bei extrem hoher Stromdichte bildet.

Gemäß Black's Law sinkt die MTTF quadratisch mit d. Stromdichte und exponentiell mit d. Temperatur

Electrical Overstress ist eine Überbeanspruchung durch zu hohe Spannungen, wie z. B. Spannungsspitzen bzw. Blitzschläge.

Hohe Temperatur, Temperaturzyklen sowie hohe Spannungen und Ströme wirken sich negativ auf die Lebensdauer eines Chips aus. Ebenso kann unsachgemäßes Handling zur Zerstörung führen (ESD).

Der Einfluss der Temperatur auf die Lebenserwartung eines Chips wird durch die Arrhenius-Gleichung beschrieben: Temperaturerhöhung bewirkt ein exponentielles Ansteigen der Fehlerrate.

Beim Burn-in versucht man die Phase der infant mortality durch Temperaturzyklen noch vor der Auslieferung zu überwinden.

Physikalische Defekte können sich in verschiedenster Weise auf die logische Funktion eines Chips auswirken. Typische Manifestationen sind Kontaktprobleme, Isolationsprobleme, parametrische Fehler, dynamische Fehler und Speicherfehler.

Das Stuck-at-Fehlermodell nimmt als Fehlermanifestation an, dass ein Schaltungsknoten auf einem bestimmten Logikpegel „festsitzt“. Dieses Modell trifft zwar selten wirklich zu, hat sich in der praktischen Anwendung jedoch bewährt.

Testing

Gemäß der „Rule of ten“ steigen die Kosten für einen Defekt mit jedem Assemblierungsschritt um den Faktor 10.

Tests werden nicht nur in der Fertigung durchgeführt. Sie begleiten den Chip während seines gesamten Lebenszyklus.

Übliche Maße für die Testqualität sind Defect Level und Test Coverage.

Fehler in redundanter Logik können prinzipiell durch einen Test nicht erkannt werden.

Die Testbarkeit ist bestimmt durch Beobachtbarkeit und Steuerbarkeit.

Beim Exhaustive Testing werden alle möglichen Testvektoren angelegt und das Testobjekt somit vollständig getestet. Diese Methode führt in der Praxis meist zu einer unrealistisch hohen Anzahl von Testvektoren.

Beim Deterministic Testing wird versucht, systematisch eine Liste von Testvektoren zu erstellen. Dabei bedient man sich der Fehlersimulation sowie einiger Techniken zur Reduktion (Äquivalenz, Dominanz)

Beim nondeterministic Testing werden die Testvektoren nach dem Zufallsprinzip gewählt. In der Praxis bewährt sich diese Methode (bei sinnvoller Handhabung) sehr gut.

Der Test sequentieller Logik ist besonders problematisch, da zunächst das Testobjekt in einen bestimmten Zustand gebracht werden muss.

Der Scan-Test vermeidet dieses Problem, indem alle Register zu einem Schieberegister verbunden werden. Mit diesem wird der Testvektor an die verbleibende kombinatorische Logik geführt.

Der Scan Test ist ein struktureller Test: Er überprüft (im Gegensatz zum funktionalen Test) nicht die spezifizierte Funktion der Gesamtanordnung, sondern nur die Funktion der verwendeten logischen Gatter.

Beim Speicher erweist sich aufgrund seiner einfachen Funktionalität und der etwas anderen Fehlermodelle ein funktionaler Test als die bessere Lösung.

March-Tests bieten eine besonders hohe Effizienz beim Speichertest.

Für das Testen von Leiterplatten hat wurde der Boundary-Scan standardisiert.

Der Test-Access Port ermöglicht eine effiziente Kommunikation mit der Testlogik auf dem Chip.

Beim Built-in Self-Test befindet sich die Testlogik auf dem Chip. Dies verursacht zwar einen HW-Overhead, erhöht die Test-Performance jedoch entscheidend und erlaubt eine Wiederverwendung in anderen Testphasen.

Für das Generieren von pseudozufälligen Testmustern werden Linear Feedback Shift Register (LFSR) verwendet.

Die Compaction der Responses erfolgt in einem Multiple Input Shift Register (MISR). Sie führt zu Aliasing.

Der Logikanalysator

Ein Logikanalysator kann wesentlich mehr Kanäle gleichzeitig darstellen als ein Oszilloskop, eignet sich aber nicht zur Darstellung des analogen Signalverlaufs. Das Eingangssignal wird zunächst digitalisiert, wobei der Schwellwert an den Logikstandard der HW anzupassen ist.

Für die nachfolgende zeitliche Diskretisierung wird ein Takt benötigt. Im Timing Mode wird dieser vom Messgerät geliefert, im State Mode vom Target.

Bei entsprechender Überabtastung kann im Timing Mode der Zeitverlauf noch recht genau verfolgt werden.

Im State Mode ist die zeitliche Position der Flanken nicht mehr genau sichtbar, man erkennt dafür die Folge der synchronen Zustände.

Da der Speicher begrenzt ist, muss im Timing Mode ggf. die Abtastrate verringert werden um ein genügend großes Intervall aufzuzeichnen. Für Signale mit geringer Aktivität ist Transitional Sampling vorteilhaft.

Der Trigger dient als Referenzpunkt für die Aufzeichnung. Als Triggerbedingung wird daher üblicherweise das interessierende Event formuliert.

Im Pretrigger-Bereich ist die Aktivität unmittelbar vor dem Trigger sichtbar, im Posttrigger die unmittelbar nachfolgende Aktivität.

Die aufgezeichneten Daten können entweder in Form einer Liste oder als Timing-Diagramm dargestellt werden.

Richtiges Probing ist wesentlich, um unverfälschte Messergebnisse zu erhalten.

Anhang: Beispiele

Theoriefragen - 2.6.2015

Frage 1:

Nennen Sie 5 Vorteile der Digitalisierung von Signalen bzw. Information!

Frage 2:

Sie wollen ein Logiksignal vom Ausgang eines Gatters G1 (Ausgangswiderstand $R = 100\Omega$) zum Eingang eines Gatters G2 (Eingangskapazität $C = 0,1\text{pF}$) leiten (Leitung ideal). Schätzen Sie ab, welches Delay sich durch die RC-Konstante ergibt!

Frage 3:

Was besagt das Theorem von Shannon? Wo wird es praktisch verwendet?

$f(A,B,C) \dots \dots$ und für Mux
Folie 37
FPGA

Frage 4:

Was versteht man unter Bonding?

Frage 5:

Erläutern Sie, wie physikalische Defekte zu dynamischen Fehlern führen können!

↑ Fehler die km/h des Clup verlässt
Folie 49, 51, 50

Frage 6:

Wozu verwendet man eine Antifuse?

OTP FPGA, Verbindungen

Frage 7:

Was versteht man unter infant mortality?

↑ Badewannenkurve (Achsen beschriften)

Frage 8:

Was besagt die „Rule of Ten“?

Beispiel 1

Entwerfen Sie einen 16-bit Pseudo-Zufallsgenerator mit folgenden Schritten: *Schieberegister mit Rückkopplungen (Test Kapitel)*

- (a) Stellen Sie den Aufbau eines 16-bit Schieberegisters aus Flip-Flops dar. Schließen Sie jeweils Takteingang, Dateneingang und Ausgang korrekt an!
- (b) Ergänzen Sie diese Schaltung geeignet zu einem LFSR mit dem Polynom
 $X^{16} = X^8 \oplus X^4 \oplus X^3 \oplus X^0$
(Hinweis: verwenden Sie einen Block namens „odd Parity“ bzw. „even Parity“ für die Realisierung eines XOR mit mehr als 2 Eingängen)
- (c) Stellen Sie dar, wo man die Zufallszahl abgreifen kann
- (d) Was ist der Unterschied zwischen diesem Pseudo-Zufallsgenerator und einem „echten“ Zufallsgenerator (bezogen auf die gelieferten Zahlenfolgen am Ausgang)?
- (e) Nehmen Sie an, der Generator sei auf den Wert „0110110100111100“ initialisiert. Welchen Wert hat der Ausgang nach 3 Taktzyklen (= aktiven Taktflanken)?

a) 16 bit Schieberegister

b) Verbindung von 0, 3, 4, 8 weg zu even Par (Folie 31 LFSR)

c) Bei Ausgang von FF

d) Bei Pseudo: Reproduzierbar, periodische Zufallsfolge

e) Folie 32 LFSR

Tabelle: Parity über 0, 3, 4, 8 berechnen, um 1 verschieben,
ganze Kette

Beispiel 1

Gegeben ist die Multiplexer-basierte Implementierung einer Funktion $F(A,B,C)$ laut Abbildung 1.1.




Abbildung 1.1: Implementierung der Funktion F mittels Multiplexern

- Ermittlen Sie anhand der Schaltung (nicht Wahrheitstabelle) die Funktion $F(A,B,C)$!
- Zeichnen Sie das KV-Diagramm und geben Sie die konjunktive Normalform an!
- Geben Sie für die verwendeten Multiplexer eine Realisierung mittels Transmission Gates und Invertern an (mit geeigneter Entkopplung von Eingang und Ausgang)! Wie viele Transistoren benötigt ein Multiplexer, wie viele die gesamte Implementierung von $F(A,B,C)$ lt. Abbildung 1.1 (für interne Verbindungen können Sie die Entkopplung nun einsparen)?
- Entwerfen Sie eine alternative Realisierung von $F(A,B,C)$ mittels AOI bzw. OAI! Welche Variante (OAI oder AOI) ist günstiger und warum?
- Stellen Sie den Aufbau Ihrer Lösung als Transistorschaltung aus p-Stack und n-Stack dar (vergessen Sie nicht, den Ausgang zu kennzeichnen)! Falls Sie Inverter benötigen, geben Sie einmal den Aufbau eines Inverters aus Transistoren an, und verwenden Sie in Ihrer Schaltung für $F(A,B,C)$ zur besseren Übersichtlichkeit nur das Invertersymbol.
- Wie viele Transistoren benötigen Sie nun für die Implementierung von $F(A,B,C)$? Vergessen Sie nicht, die Transistoren für die Inverter zu berücksichtigen!

a)

mittels Shannon lösen


$$(\bar{A} \wedge F_1) \vee (A \wedge F_2)$$

$$F_1 = (\bar{B} \wedge 0) \vee (B \wedge 1) = B$$

$$F_2 = (\bar{C} \wedge 0) \vee (C \wedge B) = B \wedge C$$

$$(\bar{A} \wedge B) \vee (A \wedge B \wedge C)$$

b) KV Diagram



c) Folie 47 MUX Realisierung

Trans: 12

in/out Buffer wg (2 Inverter hintereinander)


d) AOI
OAI

$$B \cdot (\bar{A} \wedge B) \vee (B \wedge C)$$

e) f) 12 Trans = 10 + 2
für Inv

KNF: nur a inv, b & c nicht

Inverter zeichnen!



Beispiel 2

Gegeben ist der in Abbildung 2.1 dargestellte Synchronizer mit 500MHz Takt (f_{clk}). Ein asynchrones Eingangssignal (f_{input}) mit 93MHz liegt am Eingang von Flip-Flop $FF1$. Der Ausgang von $FF1$ geht direkt an den Eingang von Flip-Flop $FF2$. Laut Datenblatt haben die beiden Flip-Flops folgende Parameter:

setup time $t_{st} = 220\text{ps}$; hold time $t_H = 160\text{ps}$; clock to output delay $t_{CO} = 350\text{ps}$; metastability characteristics: $\tau_C = 50\text{ps}$; $T_0 = 100\text{ps}$




Abbildung 2.1

(a) Wie groß ist die Resolution Time für $FF1$? Welche MTBU ist zu erwarten?

Zur Erhöhung der MTBU soll der Synchronizer zweistufig gemacht werden, indem ein weiteres Flip-Flop, $FF2$, mit identischen Eigenschaften zwischen den Ausgang von $FF1$ und den Eingang von FF_{int} geschaltet wird. Damit ergibt sich die in Abbildung 2.2 dargestellte Schaltung.




Abbildung 2.2

(b) Welche Resolution Time und MTBU ergeben sich mit diesem neuen Synchronizer?

(c) Ihr Chef möchte, dass Sie $FF2$ mit invertiertem Takt ansteuern, damit die Latenzzeit des Synchronizers vermindert wird. Er argumentiert, dass seine Lösung zwar schlechtere MTBU aufweist als die nach Abb. 2.2, aber immer noch bessere als jene nach Abb. 2.1. Ist das korrekt? Begründen Sie ihre Antwort!

a) Resolution Time für $FF1$

Was von Taktpériode überbleibt

$$2\text{ns} \rightarrow 2000\text{ps}$$

$$t_r = 2000 - 350 - 220 = 1430\text{ps}$$

clk setup

Formel:

$$\begin{aligned} \text{MTBU} &= \frac{1}{f_{clk}} \cdot \frac{1}{\Delta t_{st}} \cdot T_0 \cdot \exp\left(\frac{t_r}{\tau_C}\right) \\ &= \frac{1}{500 \cdot 10^6} \cdot \frac{1}{22 \cdot 10^{-9}} \cdot 100 \cdot 10^{-12} \cdot \exp\left(\frac{1430\text{ps}}{50\text{ps}}\right) \end{aligned}$$

b) Resolution time:

Achtung MTBU nicht immer berechnen!

$$t_{res} = T_{clk} - t_{co} - t_{su}$$

$$t_{res}' = 2T_{clk} - 2t_c - t_{su}$$


$$\rightarrow t_{res}' = 2t_{res} = 2860\text{ps}$$

c) normal:

bis zu 3 Taktpérioden (2-3 Taktzyklen)

inverter bei Takt:

$FF2$ übernimmt bereits nach 1/2 Zyklen



mit inverter

delay bei 2-3 Taktzykl.

↳ schneller mit Latenz

$$\text{Resttime mit inv. } t_{res} = \frac{T_{clk}}{2} - t_{co} - t_{su} + \underbrace{\frac{T_{clk}}{2} - t_{co} - t_{su}}_{2. \text{ Stufe}} = T_{clk} - 2t_{co} - t_{su}$$

chef hat unrecht!

Rechenbeispiele

Beispiel 1

Gesucht ist eine Schaltung, für ein 2-aus-3 Threshold Gate mit Hysterese: Sie soll den Ausgang (y) genau dann auf 1 setzen, wenn an zumindest zwei der drei Eingänge (a,b,c) logisch 1 anliegt. Der Ausgang wird genau dann auf 0 gesetzt, wenn an allen drei Eingängen logisch 0 anliegt. Für alle anderen Eingangskombinationen wird der letzte gesetzte Wert gehalten (Hysterese).

- (a) Da die Schaltung ein „Gedächtnis“ für den letzten gesetzten Wert benötigt, brauchen Sie ein Speicherelement. Verwenden Sie dafür ein SR-Latch mit Beschaltung laut Abbildung 1.1. Erstellen Sie KV-Diagramm und DNF für die kombinatorischen Blöcke „set“ und „reset“!




Abbildung 1.1

Nehmen Sie für (b) bis (e) an, Sie hätten zur Implementierung nur NOR-Gatter (mit bis zu 4 Eingängen) und Inverter zur Verfügung.

- (b) Wie würden Sie das SR-Latch mit NOR Gattern realisieren (Schaltplan)?
 (c) Beim SR-Latch gibt es eine illegale Eingangskombination für R und S. Welche ist dies und wie verhält sich Ihr Latch dann?
 (d) Kann diese Kombination in Ihrer Implementierung des Threshold Gate auftreten? Falls ja, für welches (a,b,c)? Falls nein, warum nicht?
 (e) Betrachten Sie die kombinatorische Funktion für die „set“ Logik: Wie können Sie diese nur mit NOR und Invertieren realisieren (Schaltplan)?
 (f) Ihr Chef hat vor seinem Urlaub die in Abb. 1.2 dargestellte Implementierung für die set-Logik skizziert. Beschalten Sie die Eingänge e1 ... e4 passend!




Abbildung 1.2

- (g) Erarbeiten Sie eine alternative Implementierung der gesamten Threshold-Funktion mittels LUT (ohne Verwendung eines SR-Latch!): Erstellen Sie dazu die Wahrheitstabelle y(a,b,c,y').

- (h) Wie viele Eingänge und Ausgänge benötigt die LUT, wie werden diese beschaltet (Skizze)? Geben Sie den Speicherinhalt der LUT an!

e) DNF bauen und Terme invertieren, oder

$$\text{z.B.: } (A \wedge B) \vee (A \wedge C) \\ (\overline{A \vee B}) \vee (\overline{A \vee C}) \text{ nor}$$



b) In: 4
Speicherinhalt: ?

→ Wert muss gehalten werden

a) SET: Wahrheitstabelle

a	b	c	set	reset
0	0	0	0	1
0	0	1	0	0
0	1	0	0	0
0	1	1	0	0
1	0	0	1	0
1	0	1	1	0
1	1	0	1	0
1	1	1	1	0

b) Folie 39 - SR LATCH

c) illegal: auf beiden Q/Q' ein 0
denn $\overline{Q} \neq Q$!

R=1, S=1, bei Q/Q' kommt 0 raus

d) zum aufheben set & reset ein 1 in Wahrheitstabelle, ~~z~~ nicht!
(Nein)

f) mit Shannon zerlegen

g) mittels Lookuptable

in: a,b,c
out: y

in	a	b	c	y'	y
0	0	0	0	0	1
1	0	0	1	*	1
0	1	0	0	*	1
1	1	0	1	*	1
0	1	1	0	1	1
1	1	1	0	1	1
0	0	1	1	1	1
1	0	1	1	1	1



→ 11/16 auf 1

Beispiel 3

Gegeben ist die Schaltung in Abbildung 3.1.




Abbildung 3.1

- Wie müssen Sie ein D-Flip-Flop erweitern, um daraus ein Scan-Register zu machen? Skizzieren Sie diese Erweiterung!
- Erweitern Sie die beiden Flip-Flops in Abbildung 3.1 entsprechend!
- Bilden Sie mit den beiden so entstandenen Scan-Registern eine Scan Chain. Schließen Sie die Signale SI (scan in), SO (scan out) und SE (scan enable) entsprechend an.
- Betrachten Sie das AND-Gate: Welche Testmuster müssen Sie an dieses Gatter anlegen, um alle Stuck-at Fehler an seinen Eingängen und seinem Ausgang zu finden?
- Beschreiben Sie den Ablauf eines Scan Tests anhand der Schaltung für das Beispiel eines SA0 am unteren Eingang des AND-gates.
 - Welchen Pegel müssen Sie dort anlegen um den Fehler zu aktivieren?
 - Welche Sequenz von Signalen an SE, SI und CLK benötigen Sie, um das zu erreichen?
 - Welche Sequenz von Signalen müssen Sie als nächstes anlegen, um den Fehler an SO sichtbar zu machen?

Scan test

a) FF1: Overhead-Scan Register
hinzeichnen

b) Mux von D eingänge
SI/SE anschließen

c) ✓

d) F₂₃/₂₄ Fehlerdominanz ... :-)

e)

a) bei SE an 1
Reinhalten (2x)
umschalten (normal)
Taktlen (ond)
2x Taktlen → Muster