

TG1 - Test 2 Vorbereitung

DeMorgan: $\neg(x \vee y) = \neg x \wedge \neg y$
 $\neg(x \wedge y) = \neg x \vee \neg y$

KV-Diagramme: Systematisches Minimierungsverfahren Boolescher Funktionen
KV-Diagramme sinnvoll bei ≤ 4 Variablen
1-er-Blöcke zusammenfassen: DNF $(= (x \wedge y) \vee (\neg x \wedge y))$
0-er-Blöcke zusammenfassen: KNF $(= (x \vee y) \wedge (\neg x \vee y))$
X = Don't Cares: können 1 oder 0 sein
Blöcke müssen so groß wie möglich gewählt werden (2, 4, 8, 16)

Schaltungen:

log. 0 = Ground (GND)
log. 1 = Versorgungsspannung (VCC)

→ Eingänge bleiben nie offen

Ausgänge dürfen nicht zusammengeschaltet werden!

Transistoren: elektrisch steuerbarer Widerstand

→ führt zu direkter Verbindung zwischen GND und VCC $\Rightarrow$ Kurzschluss

Gatter:

UND, ODER, NICHT
AND, OR, NOT $\rightarrow$ funktional vollständig

$\Rightarrow \square$, $\Rightarrow \geq 1$, $\Rightarrow 1$ $\rightarrow$ IEC 60617-12

$\Rightarrow D$, $\Rightarrow \supset$, $\Rightarrow \triangleright$ $\rightarrow$ US ANSI 91-1984



$\circ$ $\rightarrow$ Negationstrich

XOR: $\Rightarrow \supset$, $\Rightarrow \square$


wenige Transistoren,
weniger Platz,
weniger Geld $\left\{ \begin{array}{l} \text{NAND: } \Rightarrow D, \Rightarrow \square \rightarrow \text{funkt. vollst.} \\ \text{NOR: } \Rightarrow \supset, \Rightarrow \geq 1 \rightarrow \text{funkt. vollst.} \end{array} \right.$

Addierer:

Half-Adder: ohne Übertrag (gibt Carry nur weiter)



Full-Adder: mit Übertrag



= im Prinzip 2 HA hintereinander (kaskadiert)

Paralleladdierer: siehe 4/55

Carry-Look-Ahead-Adder: siehe 4/57

Codierer:

Encoder: n zu m Encoder ($n \geq m$)
z.B.: 4×2
 8×3
 16×4

Decoder: m zu n Decoder ($m \leq n$)

Multiplexer:

(MUX)

Durchschalten eines gewählten Eingangs auf den Ausgang
Steuersignal bestimmt (Selector-Signalf)

$$n = 2^m \rightarrow \text{selector}$$

↓
inputs


Sequenzielle Logik

Ausgänge von Eingängen UND aktuellem Zustand ab!

Zeit: Durchlaufzeit t_{pd} (pd = propagation delay)



Flankensteilheit t_f (Anstiegs-/Abfallszeit)



Hazards: Temporäre Falschaussage einer Booleschen Fakt. am Ausgang

Lösung: Signale nur im Takt betrachten

Speicherelemente: Latches & Flipflops

speichern 1 Bit über gewissen Zeitraum

besitzen 2 stabile Zustände

Set ($Q=1, \bar{Q}=0$)

Reset ($Q=0, \bar{Q}=1$)


=> werden gespeichert (im Takt)

Rückkoppelung: RS-Latch (NOR)

Herleitung durch NOR!

NOR:

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0



ausgehend von definiertem Zustand für R & S

R	S	Q	$\bar{Q}$
0	0	0 1	1 0
0	1	1	0
1	0	0	1
1	1	memory not used!	

Q und $\bar{Q}$ bekommen verschiedene Ergebnisse

$S=1, R=1 \Rightarrow$ Metastabilität

beim Übergang von $R=1, S=1$
auf $R=0, S=0$

erweiterte Wahrheitstafel:

S	R	Vorgänger- Zustand	Komplementäre Ausgänge		Status
		Q_{t-}	Q_{t-}	Q_{t+}	
1	0	x	1	0	Set-Status
0	0	1	1	0	
0	1	x	0	1	Reset-Status
0	0	0	0	1	
1	1	x	0	0	Metastabilität $\Rightarrow$ Ausgänge pendeln undefiniert zwischen 0 und 1

Taktsignal:

Synchronisierung und Koordination von Schaltungen

Taktfrequenz = Hertz = Hz

1 Hz = 1 Schwingung / Sek.

synchron/asynchron $\rightarrow$ 5/26


D-Latch:

taktzustandsgesteuertes RS-Latch

$\Rightarrow$ Zustandsübergang nur an bestimmten Zeitintervallen
möglich

Steuereingang: C (control) wie Enable)

1 Dateneingang D (data) = zu speichernder Wert



Taktfankensteuerung:



Bauteil wertet Eingang nur
bei Zustandswechsel des Taktes aus

D-Latch

gesteuert durch:
Control-Gang

D-Flipflop

Taktflankengesteuert


Gingang muss während Taktflanke stabil bleiben

Vorbereitungszeit t_{su} (setup) - vor der Taktflanke

Haltezeit (t_h (hold time) - nach der Taktflanke

→ sonst metastabile Zustände

Durchlaufzeit t_{pd} - von Taktflanke bis Ausgangsänderung




Master-Slave Schaltung:

Master reagiert auf negativen Takt

Slave reagiert auf normalen Takt

JK-Flipflop: ELIMINIERT METASTABILITÄT!



Zustand $J=K=1$ toggled zwischen 1 und 0 kontrolliert durch den Takt $\Rightarrow$ beherrschbar

Register:

zusammenhängende Informationen werden gemeinsam gespeichert

Schieberegister: siehe 5/48

Speicher

Tabellenspeicher

Werte als „Wert“ (Zeichenkette) gespeichert
Eingang $\rightarrow$ Ausgang
Daten werden abgerufen
als Funktionsspeicher realisierbar

Funktionsspeicher


Umsetzung einer Gatterschaltung
Ausgabe wird jedes Mal neu ermittelt
Daten werden berechnet
als Tabellenspeicher realisierbar

Programmable Logic Array (PLA) - Funktionsspeicher

ein Mal programmierbar!

zweistufige disjunktive Form: UND - ODER

Eingänge (negiert und nicht-negiert)




Beispiel: 6/9-21

- Vorgehensweise:
- 1) Wahrheitstabelle anfertigen
 - 2) KV-Diagramm
 - 3) Minterme in PLA
 - 4) Auslesen

Read Only Memory (ROM) - Tabellenspeicher

permanente Speicherung

vollständige Wahrheitstabelle für alle Eingangskombinationen und jeden Ausgang



1K... Anzahl Datenwörter
8... Breite des Datenwortes

ADDR... Anzahl der Adressleitungen
DATA... Anzahl der Datenleitungen

Random Access Memory (RAM) - Tabellenspeicher

Speicher mit beliebigem Zugriff

kann flüchtig (DRAM - Dynamic RAM) oder
statisch (SRAM - Static RAM) sein

Schaltwerke

Schaltnetz: Funktionseinheit zum Verarbeiten von Schaltvariablen, deren Ausgangswert zu irgendeinem Zeitpunkt nur vom Eingangswert zu diesem Zeitpunkt abhängt

Schaltfunktion: Gleichung der Schaltalgebra

bestimmter Eingangszustand wird immer auf denselben Ausgangszustand abgebildet

keine internen Zustände

Darstellung durch:

- Funktionstabelle
- Funktionsgleichung
- KV-Diagramm
- Schaltzeichen

Beispiel: 716F KV-Diagramm

718 Netz

Schaltwerk: Funktionseinheit zum Verarbeiten von Schaltvariablen, deren Ausgangswert zu einem bestimmten Zeitpunkt von dem Eingangswert zu diesem und endlich vielen vorausgegangenen Zeitpunkten abhängt

Schaltfunktion mit Speicherwirkung

Realisierung: Ausgang hängt von Eingang und vom internen Zustand ab


Zeit ist wichtig

Schaltnetze realisieren:

- Übergangsfunktion (PLA, ROM, etc.)
- Ausgangsfunktion
- Speicher (Flipflops, etc.)


Rückkopplung: Speicher $\rightarrow$ Schaltnetz $\rightarrow$ Speicher

Moore-Schaltwerk: Ausgangsfunktion hängt vom Zustand ab



⇒ kann nicht sofort auf Eingangsänderungen reagieren

Mealy-Schaltwerk: Ausgangsfunktion hängt vom Zustand und Eingang ab



⇒ kann sofort auf Eingangsänderungen reagieren

⇒ Eingangssignale & Zustandsspeicher sind synchron mit dem Takt

Takt: muss langsam genug sein, damit Schaltung fehlerfrei arbeiten kann

maximaler Takt $f_{\max}$ berechnet sich mittels minimalen Taktabstand

$$f_{\max} = \frac{1}{T_{\min}}$$

$$T_{\min} = t_{\text{FF}} + t_a + t_{\text{setup}}$$

t_{FF} = Verzögerungszeit der Flipflops

t_a = Durchlaufzeit der Übergangsfunktion

t_{setup} = Vorbereitungszeit der Flipflops

Automatentheorie:

6-Tupel: $\langle \Sigma, \Gamma, S, s_0, \delta, w \rangle$

$\Sigma \dots$ Eingabealphabet

$\Gamma \dots$ Ausgabealphabet

$S \dots$ endliche Menge von Zuständen

$s_0 \dots$ Startzustand, $s_0 \in S$

$\delta \dots$ Zustandsübergangsfunktion


$w \dots$ Ausgabe funktion

Ein Automat (state machine) reagiert auf eine Eingabe und produziert eine Ausgabe, die von der Eingabe und vom Momentanzustand abhängt.


endlich: endliche Zahl an Zuständen

deterministisch: aus Eingang und Zustand lässt sich eindeutig ein Folgezustand ermitteln

Moore - Automat: Ausgabe hängt von Zustand ab



Mealy - Automat: Ausgabe hängt von Zustand und Eingabe ab



Bedingungen für Korrektheit von Zustandsgraphen:

Vollständigkeit: aus jedem Zustand sind Übergänge für alle Eingangskombinationen vorhanden

Eindeutigkeit: aus jedem Zustand gibt es nur einen Übergang für eine bestimmte Eingangs-kombination

Realisierung eines Schaltwerks:

- 1) Verstehen der Aufgabenstellung
- 2) Aufbau des passenden Zustandsgraphen
- 3) Festlegen der Zustandscodierung
- 4) Bestimmen der Übergangsfunktion
- 5) Bestimmen der Ausgabefunktion
- 6) Berechnen der Taktfrequenz

Beispiel: 7/43-50

ad 1) fehlende Angaben?
Widersprüche?
Fragen?

ad 2) Vollständigkeit?
Eindeutigkeit?
Widerspruchsfrei?

ad 3) Dichte Codierung?
1-aus-n Codierung?

ad 4&5) ableiten aus Zustandsgraph!

ad 6) Pfad mit längster Durchlaufzeit suchen!

Beispiel: Münzautomat: 8/8-23

Codierung: 1-aus-n: für jeden Zustand ein
eigener Zustandsspeicher
 $\Rightarrow n$ Zustände $\rightarrow n$ Speicher

Dicht: n Zustände $\rightarrow \lg(n)$ Speicher

Beispiel: 3-Bit-Zähler: 8/24-34

↑

Taktfrequenzberechnung!

Beispiel: Bitfolgen-Automaten Mealy/Moore: 9/7-17
9/18-45

Micro 16 - Mikroprozessor

Prozessor: Schaltwerk zur Verarbeitung von Daten

besteht aus: Rechenwerk und Leitwerk

Rechenwerk: Funktionseinheit innerhalb eines digitalen Rechensystems, die Rechenoperationen ausführt

Leitwerk: Funktionseinheit innerhalb eines digitalen Rechensystems, die

- die Reihenfolge steuert, in der die Befehle eines Programms ausgeführt werden
- diese Befehle entschlüsselt / modifiziert
- die für die Ausführung dieser Befehle erforderlichen digitalen Signale abgibt

Teile des Micro 16:

Arithmetic Logic Unit - ALU: Funktionen: (1-Bit)

Befehle:

F_0	F_1
0	0
0	1
1	0
1	1

- unverändertes Durchschalten eines Bits
- parallele Addition zweier Bits
- bitweise UND-Verknüpfung zweier Bits
- bitweise Komplementbildung eines Bits

Flags:

Z-Flag (Zero): 1 wenn Ergebnis gleich 0

N-Flag (Negative): 1 wenn Ergebnis negativ

im Micro 16: 16-Bit-ALU $\Rightarrow$ 16 1-Bit-ALUs kaskadiert

$\Rightarrow$ 16-Bit breite Register (15=MSB, 0=LSB)

ALU mit Shifter: Shifter nach ALU platziert

Befehle:

S_0	S_1
0	0
0	1
1	0
1	1

Funktionen:

- unverändertes Durchschalten
- left shift (lsh)
- right shift (rsh)
- ungültig!

Register File: mehrere gleichberechtigte Register (R)

MUX: schaltet Inhalt eines beliebigen Registers an A und B

Bus:

parallele Leitungen von jedem Register zu A bzw. B

Register File und Busse liefern den Inhalt eines Registers an die ALU und speichern das Ergebnis wieder ab

A-Bus, B-Bus: verbinden Speicher mit A- und B-Register wählt aus, welches Register auf den A/B-Bus gehört und sich somit im A/B-Register der ALU befindet

S-Bus: gibt das Register an, in dem das Ergebnis gespeichert wird


Zeitverhalten: Control Unit:

Trigger 1: Mikroinstruktionen laden, Daten auf A- und B-Bus legen, Auswahl der ALU-Funktion und des Shift-Registers

Trigger 2: Versorgung der Register A und B mit den Daten vom Bus

Trigger 3: gibt ALU/Shifter Zeit für Operation

Trigger 4: Ergebnis vom S-Bus in das gewählte Zielregister laden



Speicheranbindung:

Speichermöglichkeiten müssen erhöht werden!
→ Anbindung an RAM bzw. ROM

Memory Buffer Register - MBR:

hier wird der Inhalt, der vom Speicher gelesen wird bzw. in den Speicher geschrieben werden soll, gespeichert

ist über den Datenbus des Speichers mit dem Speicher verbunden

Signale: Load: Übernahme der Daten

2 Taktzyklen! ← read/write: Festlegung der Datenrichtung

memory select: Festlegung des Zeitpunktes des Transfers

Memory Address Register - MAR:

hier befindet sich die Adresse des Speichers, auf den zugegriffen werden soll

ist über den Address-Bus des Speichers mit dem Speicher verbunden

Address-Bus: enthält ständig die Informationen des MAR

Lesen aus dem Speicher:

- 1.) Schreiben der Speicheradresse ins MAR.
aktivieren von read & memory-select
- 2.) Abwarten der Speicherzugriffszeit
- 3.) MBR liest Datenwort ein

Schreiben in den Speicher:

- 1.) Ablegen der Adresse im MAR
Speichern des Datenwortes im MBR
Aktivieren von write & memory-select
- 2.) Abwarten der Speicherzugriffszeit

Micro Instruction Register - MIR

enthält alle möglichen Befehle des Micro 16 in codierter Form

Micro Instruction Counter - MIC

enthält die Adresse des auszuführenden Befehls
ist mit dem MIR verbunden und gibt diesem den Befehl weiter
wird normalerweise nach jedem Befehl um 1 inkrementiert
⇒ Ablauf eines sequentiellen Programmes

Micro Sequencing Logic - MSL

führt Sprünge im Programmcodex aus:

Befehl:

Condition

00

01

10

11

Funktion:

kein Sprung

Sprung, wenn Negative-Flag = 1 (if N goto x)

Sprung, wenn Zero-Flag = 1 (if Z goto x)

unbedingter Sprung (goto x)

ENS-Bit: Enable S-Bus

wenn gesetzt, gibt es den S-Bus frei

überprüft für einen bedingten Sprung den Inhalt eines Registers ohne das Ergebnis zu speichern

Beispiel eines Mikroprogramms: Multiplikation 10/35-63
Modulo 10164f