TU Wien:Hardware Modeling VO (Lechner)/Prüfung 2020-06-09

From VoWi
< TU Wien:Hardware Modeling VO (Lechner)
Revision as of 04:43, 12 June 2020 by Gittenburg (talk | contribs)
(diff) ← Older revision | Latest revision (diff) | Newer revision → (diff)
Jump to navigation Jump to search

Arbeitszeit betrag 1h. Die Fragen waren prinzipiell auf Englisch, man konnte sie aber auch auf Deutsch beantworten.

  • Entity in Component umwandeln
  • 3 Bereiche/Bspl der Optimization erklären
  • State Machine zeichnen und Architecture schreiben
  • Kann eine entity mehrere Architectures haben?
  • Top down erklären
  • Signal wave mit gegebenem signal und VHDL code einzeichnen
  • Formal Verification Vor- und Nachteile - Pro und Contra.