TU Wien:Hardware Modeling VO (Huemer)/Prüfung 2023-07-05

1.) D-Latch als VHDL Code (6 Punkte)

2.) Unterschied Formale und die functional Verfication (9 Punkte)

3.) VHDL Code der das macht, einmal ist parity signal einmal Variable, Hardware aufzeichnen erklären ob gleiches Ergebniss oder nicht (12 Punkte) parity=0 loop (3 bis 0, variable i) parity=parity xor in(i)

out=parity

4.) 4 Signale zeichnen (12 oder 9 Punkte) a <= 1 after 10ns 0 after 20ns 1 after 30ns 0 after 40ns 1 after 50ns 0 after 60ns b <= a after 2.5 ns (raster war auf 2.5ns also ein Kästchen) c <= a xor b d<= c after 5ns

5.) Was ist Timing Analyse und für was braucht man sie

6.)

7.)

8.) Code gegeben in 3 processen (keine state machine, einfach 3 processe) hardware mit mux, standartgatter und D-FF zeichnen (12 Punkte)

9.) VHDL Code gegeben von state machine in einem porcess alle Variable heißen varX (x ist nummer) erkennen was input, reset, clk, state ist, also welche varibale was +neue namen (sinnvolle namen), ob mealy oder more state machine, dann die Tabelle machen und noch die State machine mit den namen die man gewählt hat als 2/3 process schreiben (30 Punkte)