TU Wien:Einführung in die Technische Informatik VO (Kastner)/Prüfung 2009-01-20

• Zwei Arten von Halbleiterspeicher plus jeweils ein beispiel

• 4 zu 2 Codierer, welches Problem gibt es wenn 0000 am Eingang liegt. und wie kann mans beheben.

• CISC und RISC erklären. (plus eine "unterart" von RISC, plus unterschiede)

• man hat zwei stück 16x4 rom und musste ein 16x8 rom daraus basteln - wieviele adressleitungen werden benötigt? +zeichung

• eine ALU war gegeben - man musste diverse Operationen mit den Registern ausführen. (so weit ich weiß konnte die ALU "nur" aus vier eingangsregister mit den bits Y0/Y1 und eingangs/ergebnisregister mit den bits x0/x1 wählen. dann waren noch vier funktionen (addieren, AND-verknüpfung, invertieren) mit den bits F0 und F1 anwählbar. (alles in wahrheitstabelle vordefiniert) - R1 = 7, und R3 = 2 * R1. Also Mikrobefehle halt.

• im microcode eine rotate-left operation n mal ausführen. (wobei alles bereits in den registern stand - also n in R4, die bitfolge in R7, usw...)

• Lauflicht - es soll eine led von links nach rechts laufen wenn E=0 und von rechts nach links wenn E=1. (drei mögliche positionen D0 D1 D2) (die wahrheitstabelle war vorgegeben - diese musste man nur ausfüllen und danach 3x KV diagramm)

• der aufbau des IP-headers war komplett gegeben + eine HEX folge dazu. - auslesen der "destination adress" und der "time to life" und diese in dezimalzahlen angeben. + welchen OSI-Layer liegt IP

• scheduling mit FIFO, Shortest Job First und Shortest Remaining Time(preemptive)

• logische schaltung mit normalen AND OR NOT abmalen - danach rein aus NAND gattern aufbauen.

• berechnen der physikalischen adresse - virtuelle war gegeben. (ich glaube paging - ich hoff halt das paging war, sonst hab ich das eh schon falsch...)

• Folgende aussage war gegeben "Toller 1 Kilobyte Cache mit direct-mapping und LRU", musste man halt sagen ob diese Werbung serioes ist und begruenden.

• Dann noch "Was macht die Micro-Sequencing-Logic" oder so aehnlich.

• Unter welchen Bedingen kann es bei Threads zu deadlocks kommen, jedoch nicht bei prozessen?

• eine frage war noch ein pipelining bsp. die abarbeitung von den verschiedenen befehlen in einem prozess dauert 2ns, 1ns, 2ns, 2ns, 1ns - also insgesamt 8 ns. 5 Prozesse sollen ausgeführt werden

• welche zwei dinge sind bei einem subroutine-call zu beachten?

diskussionen dazu (plus einige lösungsansätze) findet man hier: Informatik-Forum