TU Wien:Einführung in die Technische Informatik VO (Kastner)/Prüfung 2012-04-17
Zur Navigation springen
Zur Suche springen
- Eine Logikschaltung war dargestellt, herausfinden was es ist (2-zu-4-Decoder) und die Ausgangspegel in ein Timingdiagramm zu vorgegebenen Eingangssignalverläufen einzeichnen.
- Verwenden sie ein 16x6-Bit-EPROM und Latches, um einen umschaltbaren synchronen 3-Bit-Zähler zu realisieren. Eingang X schaltet um.
X 0 1 2 3 4 5 6 7 0 2 4 1 5 6 0 0 0 1 1 5 3 6 0 6 0 0
- Schaltwerk zeichnen, Tabelle mit Inhalt des EPROMS ausfüllen (Eingang, Adresse, Daten)
- Moore-Automat zeichnen: Addieren zweier beliebig langer Bitfolgen , ->
- Mikro16: Spiegeln einer Bitfolge (LSB <-> MSB usw.). R0=0, R1=1, R2=-1, R4=src, R5=dst; Operationen: rsh,lsh,and
- Cache:
- CPU hat 32-Bit-Adressen und adressiert damit Bytes
- 4 Blöcke à 2 Worte
- Computer A ... direct-mapped
- Computer B ... 2-way set associative
- Computer C ... full associative
- Wieviele Bits benötigt der Cache im Fall A, B, C? (1 Valid-Bit)
- Computer A startet und folgende Adressen werden geladen: 19,11,15,19,10,14 (o.Ä.). Ersetzungsstrategie LRU (?? bei direct-mapped ??)
Adresse Hit/Miss? Cache-Block Inhalt 19 11 15 19 10 14
- Semaphore: Ablaufdiagramm ist gegeben, zwischen den Timeslices sollte man den Wert der Semaphore angeben. (kA wie das Diagramm aussah, stimmt also nur von der Form; X=running, P,V beziehen sich auf die Operationen des Semaphors)
1 2 3 4 5 6 7 8 9 Prozess A X P _ X _ V Prozess B P _ _ _ X V Prozess C P _ _ _ X V
- Welche Scheduling-Algorithmen könnten verwendet worden sein? (mehrere ankreuzbar) preemtive, non-preemptive, Shortest Remaining Time First, Round-Robin, noch irgendwas
- Scheduling: mehrere Tasks mit Startzeit, Laufzeit, Priorität werden geschedult (Diagramm zeichnen), alle Algorithmen sollen preemptive ausgeführt werden
- a) Shortest Job First
- b) Last In First Out
- c) Priority Scheduling
- Zwei Arten magnetische Datenträger zu beschreiben (4P)
- IP: Subnetz 192.168.4.0/23 (o.Ä.), Netzwerkname, Subnetzmaske, Broadcastadresse, Anzahl Adressen (inkl. Name und Broadcast)
- Paging: 8 GiB Speicher, davon 12,5% physikalisch; 4 KiB Pagegröße. Wieviel Bit in Pagingtable für Pagenr, Framenr, Valid Bit; Größe einer vollen Pagingtable; Wieviel Bit braucht eine physikalische Adresse
- MIPS-Pipelining
- Gegeben war MIPS-Assemblercode (mit Kommentaren, was die Instruktionen tun). Pipeline-Stages: Instruction Fetch, Instruction Decode (reg read), Execute, Memory (mem read/write), Write Back (reg write). Der Compiler fügt automatisch NOPs ein, wenn Abhängigkeiten zwischen den einzelnen Instruktionen bestehen. Befehle umordnen, sodass weniger NOPs benötigt werden. Wieviele NOPs vorher, wieviele nachher?
- 3-State-Output erklären & Unterschied zur verdrahteten Logik
- Carry Select Adder (?) erklären
- Warum werden im Micro16 negative Zahlen nicht als Vorzeichen und Betrag dargestellt?
- ...