TU Wien:Embedded Systems in FPGAs VU (Jantsch)

Daten

Zuordnungen

Masterstudium Technische Informatik

Modul Digital Circuits and Systems (Gebundenes Wahlfach)

Inhalt

Einfache Konzepte von FPGA Design Flow, embedded systems design flow, high level synthesis, socs, embedded Software. Zusätzlich dazu theoretischer Hintergrund zu den Übungen: systemc und zynq board hardware.

Ablauf

Vorlesung und Programmierübungen

Benötigte/Empfehlenswerte Vorkenntnisse

Programmieren in C bzw C++ sollte gegeben sein, da man sich sonst das auch noch beibringen muss.

Erfahrung mit Xilix Vivado und Vitis sind von vorteil aber nicht zwingend notwendig.

bsic VHDL sollte man können bzw die Grundzüge von HDL Sprachen verstehen und anwenden können.

Vortrag

Prof. el-Araby liest größtenteils von den Folien ab, was das ganze eigentlich ziemlich uninteressant macht. Prof. reserviert Hörsäle meistens viel länger als der durchschnittliche Vortrag dauert. war 2024S etwa 1h im Schnitt.

Übungen

2 SystemC Tasks allein und 3 Zynq Tasks in 3er-Gruppen

Prüfung, Benotung

2024S: Prüfung waren 40 Fragen die mit wahr oder falsch beantwortet werden konnten.

Dauer der Zeugnisausstellung

noch offen

Zeitaufwand

Setup von SystemC kann etwas dauern, wenn man es noch nie gemacht hat (ein paar Stunden) außerdem braucht man dafür Linux bzw. Windows Subsystem for Linux. Die Zynq Tasks nicht unterschätzen und früh beginnen, die Tasks werden nämlich exponentiell schwieriger zu lösen. Habe von Kollegen gehört, dass das Setup der Vivado und Vitis Toolchains einen ganzen Tag gedauert hat. Wer das nicht möchte kann aber ins Labor gehen.

Für die Prüfung ist minimaler Aufwand notwendig. Wenn man in der Vo war, dann reichen vermutlich ein paar Stunden aus, sonst reicht wahrscheinlich ein Tag lernen

Unterlagen

noch offen

Tipps

2024S sind viele Gruppen nicht mit allen Tasks fertig geworden. Das liegt hauptsächlich an den verwendeten Vivado und Vitis Tools, die einfach teilweise aus irgendwelchen Gründen nicht mehr funktionieren und man das gesamte Projekt neu aufsetzen kann. Die Vermutung gilt, dass die Tools absolute Pfade verwenden und daher auf anderen Computern dann die Projektstruktur nicht mehr erkennen können. Es empfiehlt sich daher, wenn möglich immer auf dem gleichen PC zu arbeiten, sei es im Labor oder der eigene. Nur wenn man auf dem eigenen PC arbeiten will, dann sollte man etwa einen Tag einplanen für das Aufsetzen der Toolchains.

Außerdem bekommt nicht jede Gruppe einen eigenen Account auf den Lab PCs, es ist daher anderen Gruppen möglich, eure Projekte von dem benutzten Rechner zu ziehen und zu verwenden, wenn ihr diese nicht löscht.

Highlights / Lob

noch offen

Verbesserungsvorschläge / Kritik

noch offen

Materialien

Diese Seite hat noch keine Anhänge, du kannst aber neue hinzufügen.