TU Wien:High-Level Synthesis VU (Müller-Gritschneder)
Zur Navigation springen
Zur Suche springen
Daten[Bearbeiten | Quelltext bearbeiten]
| Vortragende | Johannes Kappes• Yang Liu• Daniel Müller-Gritschneder |
|---|---|
| ECTS | 4,5 |
| Letzte Abhaltung | 2024W |
| Sprache | English |
| Mattermost | high-level-synthesis • Register • Mattermost-Infos |
| Links | tiss:191010, eLearning |
| Masterstudium Technische Informatik | Modul Advanced Design and Synthesis of Digital Systems |
Inhalt[Bearbeiten | Quelltext bearbeiten]
noch offen, bitte nicht von TISS/u:find oder Homepage kopieren, sondern aus Studierendensicht beschreiben.
Ablauf[Bearbeiten | Quelltext bearbeiten]
noch offen
Benötigte/Empfehlenswerte Vorkenntnisse[Bearbeiten | Quelltext bearbeiten]
noch offen
Vortrag[Bearbeiten | Quelltext bearbeiten]
noch offen
Übungen[Bearbeiten | Quelltext bearbeiten]
noch offen
Prüfung, Benotung[Bearbeiten | Quelltext bearbeiten]
noch offen
Dauer der Zeugnisausstellung[Bearbeiten | Quelltext bearbeiten]
noch offen
Zeitaufwand[Bearbeiten | Quelltext bearbeiten]
noch offen
Unterlagen[Bearbeiten | Quelltext bearbeiten]
noch offen
Tipps[Bearbeiten | Quelltext bearbeiten]
noch offen
Highlights / Lob[Bearbeiten | Quelltext bearbeiten]
noch offen
Verbesserungsvorschläge / Kritik[Bearbeiten | Quelltext bearbeiten]
noch offen