TU Wien:Rechnerstrukturen VO (Polzer)/Prüfung 2014-10-17

Aus VoWi
Zur Navigation springen Zur Suche springen

Gedächtnisprotokoll der Prüfungsfragen vom 17.10.2014:

  • Was sind MTTF, MTBF, MTTR und Verfügbarkeit? Wie hängen diese Maße zusammen?
  • Skizzieren Sie den schematischen Aufbau einer MIPS-CPU mit Pipeline
  • Welche Arten von Cache associativity kennen Sie? Beschreiben Sie die unterschiedlichen Varianten kurz. Welche benötigt die aufwändigste Hardware, welche kommt mit der einfachsten aus?
  • Was versteht man unter atomic swap? Wofür wird es verwendet?
  • Was ist ein look aside buffer? Was wird dort gespeichert?
  • Ergeben sich beim folgenden Codeausschnitt Hazards? Begründen!
 add $t0, $s0, $s1
 sub $s0, $s0, $s1
  • Pipeline-Diagramm für eine Assembler-Code-Sequenz (Standard-MIPS ohne branch-delay-slot)
  • Prozessoroptimierung: 30% Floating-point-Multiplikationen, 8% FP-Divisionen,
 Welche Optimierung bringt die größte Leistungssteigerung?
 * Optimierung der Division um Faktor 9
 * Optimierung der Multiplikation um Faktor 3,2
 * Optimierung der Multiplikation um Faktor 6, unter Verschlechterung der Division um Faktor 1,5
  • Einfache Schleife in C auf Assembler übersetzen (ohne branch-delay-slot)
Abgerufen von „https://vowi.fsinf.at/index.php?title=TU_Wien:Rechnerstrukturen_VO_(Polzer)/Prüfung_2014-10-17&oldid=87390“