TU Wien:Hardware Modeling VO (Lechner)

Aus VoWi
Wechseln zu: Navigation, Suche

Daten[Bearbeiten]

Inhalt[Bearbeiten]

VHDL-Code, State-Machines, Testbenches, Y-Diagramm, Programmierung von FPGA´s

Ablauf[Bearbeiten]

Vorträge unter dem Semester und anschließend die Vorlesungsprüfung.

Benötigte/Empfehlenswerte Vorkenntnisse[Bearbeiten]

Elektrotechnische Grundlagen und Digital Design wären Empfehlenswert, es ist aber auch ohne diese beiden LVAs zu schaffen, für VHDL Code sind grundlegende Programmierkenntnisse von Vorteil.

Vortrag[Bearbeiten]

Thomas Polzer und Jakob Lechner halten den Vortrag abwechselnd, ihre beiden Vortragsstile sind unterschiedlich aber nicht schlecht. Wenn etwas während der Vorlesung unklar ist oder ein Begriff nicht bekannt ist erklären sie das gerne.

Übungen[Bearbeiten]

Es ist eine reine Vorlesung.

Prüfung, Benotung[Bearbeiten]

noch offen

Dauer der Zeugnisausstellung[Bearbeiten]

noch offen

Zeitaufwand[Bearbeiten]

noch offen

Unterlagen[Bearbeiten]

Tipps[Bearbeiten]

Bei der Prüfung werden Codebeispiele und Theorie gegeben (ca. jeweils 50%), was durch welches Codestück synthetisiert wird oder was der Unterschied zwischen Variablen und Signalen ist. Unter dem Semester mitlernen zahlt sich aus, jedoch sollte der gesamte Stoff vor der Prüfung nocheinmal durchgekaut werden.

Verbesserungsvorschläge / Kritik[Bearbeiten]

noch offen