TU Wien:Technische Grundlagen der Informatik VU (Kastner)/Kapitel Pipelining

Aus VoWi
Zur Navigation springen Zur Suche springen
  • MIPS (Microprocessor without interlocked pipeline stages)

Hazards[Bearbeiten | Quelltext bearbeiten]

Siehe auch de.Wikipedia:Pipeline-Hazard.

Strukturelle Hazards
mehrere Pipeline-Stufen benötigen dieselbe Ressource:Maßnahmen: stall, geeignete Architektur
Control Hazards
Nachfolgebefehl hängt vom Ausgang des Sprunges ab:Maßnahme: stall, prediction, delayed-branching
Data Hazards
Berechnung erfordert Ergebnis des Vorgängerbefehls
  • read after write (RAW)
  • write after read (WAR)
  • write after write (WAW):Maßnahme: stall, forwarding, Code-Optimierung