TU Wien:Advanced Digital Design VU (Steininger)

Aus VoWi
Zur Navigation springen Zur Suche springen
Ähnlich benannte LVAs (Materialien):

Daten[Bearbeiten | Quelltext bearbeiten]

Vortragende Florian Ferdinand HuemerAndreas Steininger
ECTS 4,5
Letzte Abhaltung 2023W
Sprache „if required in english“ ist kein zulässiger Sprachcode.
Mattermost advanced-digital-designRegisterMattermost-Infos
Links tiss:182755, eLearning, Homepage
Zuordnungen
Masterstudium Technische Informatik Wahlmodul Advanced Digital Design and Computer Architecture


Inhalt[Bearbeiten | Quelltext bearbeiten]

Grenzen des synchronen Design, Metastabilität, GALS-Systeme, asynchrone Designmethoden, Handshake-Prinzipien, Vergleich der Eigenschaften synchroner und asynchroner Logik

Inhalt aus Erfahrung[Bearbeiten | Quelltext bearbeiten]

Es geht hauptsächlich um Metastabilität, die Grenzen von synchroner Logik und um die möglichen (asynchronen) Alternativen und deren Vor/Nachteile und Einsatzbereiche.

Ablauf[Bearbeiten | Quelltext bearbeiten]

Vorlesung und 3 Übungsblätter

Empfehlenswerte Vorkenntnisse[Bearbeiten | Quelltext bearbeiten]

Digital Design

Vortrag[Bearbeiten | Quelltext bearbeiten]

Es besteht eine lockere Anwesenheitspflicht. Man muss nicht dort sein aber es gibt hin und wieder eine Anwesenheitsliste die aber eher keine negativen Konsequenzen hat. Aktive Mitarbeit in Vorlesung und Übungen tragen zur Note bei. Der Vortrag ist definitiv empfehlenswert, nur die Folien lesen ist sicher ausreichend aber der Vortrag, sowie die Diskussionen in der Gruppe sind interessant und helfen beim Verstehen des Stoffes erheblich.

WS22: Bei manchen Themen, wie z.B. STG/Petri-Netze oder Timings von Flip-Flops, kann man nicht einfach von den Folien lernen. Hier sollte man sich unbedingt den Vortrag anhören. Bei Unklarheiten konnte man den Professor fragen, aber manchmal war es besser die Papers, die im TUWEL-Kurs bereitgestellt wurden, anzuschauen.

Übungen[Bearbeiten | Quelltext bearbeiten]

Es gibt 3 Übungsblätter die allein auszuarbeiten sind. Normalerweise sind es zwischen 3 und 5 Beispiele schriftlich auszuarbeiten. Mathematische oder elektrotechnische Fähigkeiten sind dabei nicht gefragt, es geht eher darum sich einmal mit den Problemen die in der VO angesprochen werden auseinander zu setzen. Man hat zwei Wochen Zeit für die Übungsblätter und wenn man nicht zu sehr im Stress ist, reichen 3-7 Tage pro Übungsblatt.

Prüfung[Bearbeiten | Quelltext bearbeiten]

Die Prüfungen sind nicht allzu schwer, allerdings wird dabei eher Nachdenken verlangt als Wissen, auswendig lernen bringt dabei nichts. Mitarbeit und die Übungen sind in Summe wichtiger als die Übungen.

Sehr ähnliche Aufgaben wie in der Übung (nur kürzer).

WS22: Die Prüfung war großteils eine kürzere, aber anstrengendere Version der Übungen. Die Prüfung hätte 90 Minuten dauern sollen, aber es wurde auf 120 Minuten aufgerundet, zu der zusätzlich noch 15 min hinzugefügt wurden, weil viele sonst nicht fertig geworden sind. Es kommen auch Prüfungsaufgaben, die kaum in den Übungen behandelt wurden, aber sehr wohl in der Vorlesung, z.B. Transistorschaltung von C-Gates.

Unterlagen[Bearbeiten | Quelltext bearbeiten]

Es gibt Folien zu den Vorträgen. Auf der Seite der Vorlesung wird auf das Buch von Jens Sparso and Steve Furber - Principles of Asynchronous Design hingewiesen, in welchem der Stoff der Folien genau erklärt wird.

WS22: Zu fast allen Vorlesungseinheiten wurden auch Papers bereitgestellt, die die Themen genauer behandeln. Diese Papers können auch bei den Übungen helfen.

Zeitaufwand[Bearbeiten | Quelltext bearbeiten]

Nicht unbedingt hoch. 1-3 Tage pro Übung je nach Interesse und Motivation, Anwesenheit in der VO (und Mitarbeit in der VO und den Übungsbesprechungen für eine sehr gute Note) und paar Tage für die Prüfung reichen für eine gute Note.

Highlights / Lob[Bearbeiten | Quelltext bearbeiten]

noch offen

Verbesserungsvorschläge / Kritik[Bearbeiten | Quelltext bearbeiten]

noch offen