TU Wien:Advanced Computer Architecture VU (Müller-Gritschneder)
Zur Navigation springen
Zur Suche springen
Ähnlich benannte LVAs (Materialien):
- Advanced Computer Architecture VU (Müller-Gritschneder) (TU Wien, 25 Materialien)
- Advanced Computer Architecture VU (Schöberl) (TU Wien, veraltet, 0 Materialien)
- Advanced Computer Architecture VU (Shafique) (TU Wien, veraltet, 1 Material)
Daten[Bearbeiten | Quelltext bearbeiten]
| Vortragende | Johannes Kappes• Yang Liu• Daniel Müller-Gritschneder |
|---|---|
| ECTS | 6,0 |
| Letzte Abhaltung | 2025W |
| Sprache | English |
| Mattermost | advanced-computer-architecture • Register • Mattermost-Infos |
| Links | tiss:191019, eLearning |
| Masterstudium Technische Informatik | Modul + Modul Advanced Design and Synthesis of Digital Systems (Pflichtfach) |
Inhalt[Bearbeiten | Quelltext bearbeiten]
noch offen, bitte nicht von TISS/u:find oder Homepage kopieren, sondern aus Studierendensicht beschreiben.
Ablauf[Bearbeiten | Quelltext bearbeiten]
noch offen
Benötigte/Empfehlenswerte Vorkenntnisse[Bearbeiten | Quelltext bearbeiten]
noch offen
Vortrag[Bearbeiten | Quelltext bearbeiten]
noch offen
Übungen[Bearbeiten | Quelltext bearbeiten]
noch offen
Prüfung, Benotung[Bearbeiten | Quelltext bearbeiten]
noch offen
Dauer der Zeugnisausstellung[Bearbeiten | Quelltext bearbeiten]
noch offen
Zeitaufwand[Bearbeiten | Quelltext bearbeiten]
noch offen
Unterlagen[Bearbeiten | Quelltext bearbeiten]
noch offen
Tipps[Bearbeiten | Quelltext bearbeiten]
noch offen
Highlights / Lob[Bearbeiten | Quelltext bearbeiten]
noch offen
Verbesserungsvorschläge / Kritik[Bearbeiten | Quelltext bearbeiten]
noch offen
Materialien
Neues Material hinzufügenS
- Slides01 Motivation Organization-V1-0 2025W.pdf (details)
- Slides02 RISCV-Assembly 2025W.pdf (details)
- Slides03 StaticCodeAnalysis-2025W.pdf (details)
- Slides04 ProcessorPipelines1-2025W.pdf (details)
- Slides05 TowardsSuperscalar-2025W.pdf (details)
- Slides06 MultiIssue-MultiThreading-2025W.pdf (details)
- Slides07 CachesMemory-2025W.pdf (details)
- Slides08 SoC-Vectors v02-1 2025W.pdf (details)
- Slides09 Lab1 Vicuna Introduction 2025W.pdf (details)
- Slides10 HLS-Introduction-2025W.pdf (details)
- Slides11 HLS-Scheduling-2025W.pdf (details)
- Slides12 HLS-Binding-FSM-2025W.pdf (details)
- Slides13 HLS-IO-Loops-CF-2025W.pdf (details)
- Slides14 Lab2 HLS Introduction-2025W.pdf (details)
- Slides14 Lab2 HLS Solution 2025W.pdf (details)
- Slides15 Multi Core Challenges-2025W.pdf (details)
- Slides16 CacheCoherency-2025W.pdf (details)
- Slides17 MemoryModels-2025W.pdf (details)
- Slides18 OnChipBuses-2025W.pdf (details)
- Slides19 NoCs-2025W.pdf (details)
- Slides20 GPUs-Accelerators 2025W.pdf (details)